KR19980019814A - 가변 버스트 길이를 갖는 버스트형 메모리 - Google Patents

Abstract

본 발명은 메모리(memory)에 관한 것으로서, 구체적으로는 가변적인 버스트 길이(burst length)를 갖는 버스트형 메모리(burst type memory)에 관한 것이다. 발명은 가변적인 버스트 길이를 해당되는 커멘드 입력시 각각 받아들여 버스트 길이를 설정하여 사용하므로 불필요한 메모리 엑세스가 없어지게 된다.

Description

가변 버스트 길이를 갖는 버스트형 메모리

본 발명은 메모리(memory)에 관한 것으로서, 구체적으로는 가변적인 버스트 길이 (burst length)를 갖는 버스트형 메모리(burst type memory)에 관한 것이다.

지금까지 메모리 소자의 발전은 더욱 큰 용량과, 더욱 빠른 엑세스(access)가 가능하도록 발전되어 왔다. 고속의 엑세스 방법에 관하여 DRAM(dynamic random access memory)의 경우를 예를 들어보면 다음과 같다.

먼저 DRAM 소자 자체의 특성이 향상되면서 엑세스 속도가 향상되었다. 그리고 페이지 모드 엑세스(page mode access)나 EDO 모드 DRAM(extended data out mode DRAM)의 페이지 모드 엑세스 방법 등을 개선하여 고속의 엑세스 방법을 구현하여 왔다.

이와 같이 여러 가지가 개선된 메모리 소자들이 출현하고 있다. 현재 많이 사용되는 방법으로는 컨트롤 칩(control chip)의 클락(clock)에 동기를 맞추어 동작하면서 한번의 명령(command)으로 복수(버스트 길이로 정의되어 있는 횟수)의 데이터를 엑세스하는 동기 타입(synchronous type)의 메모리가 있다. 이러한 메모리로는 SRAM(synchronous random access memory)이나 SGRAM(synchronous graphic RAM)등이 있다.

이 방법은 버스트 엑세스(burst access)를 하는 가장 대표적인 방법으로 SDRAM의 경우를 보면 다음과 같다. 캐쉬(cache)를 갖고 구동하는 메모리 장치의 메인 메모리에 있어서 버스트 길이를 초기 설정치에 의하여 캐쉬의 라인 길이(line length)와 맞추어 놓으면 최적의 상태를 유지할 수 있어 많이 사용되어 진다. 반면, 캐쉬를 갖고 있지 않은 메모리 시스템의 경우(특히, 순차적인 데이터의 요구가 있지만 그 요구되는 크기가 일정하지 않은 경우)는 고정된 버스트 길이로 인하여 여러 번의 버스트 엑세스가 필요하거나, 혹은 버스트 엑세스로 1회에 엑세스하고자 하는 양보다 작은 양의 엑세스도 필요하게 된다.

이러한 문제점을 극복하기 위하여, 현재 개발되어 있는 버스트 타입 메모리 소자에서는 초기 버스트 길이를 설정한 후 그 크기보다 작은 영역을 엑세스 할 경우에 관련하여 구동 방법이 제시되어 있지만 사용상 불편한 문제점이 있다. 또한 설정치 이상의 크기는 다시 사이클(cycle)을 발생시켜 엑세스 해야 하는 문제점이 있다.

본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 가변적인 버스트 길이의 설정이 가능하여 해당되는 최소한의 메모리 엑세스 만을 수행하는 버스트형 메모리를 제공하는데 있다.

도 1은 본 발명의 적용예를 보여주는 파형도.

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 버스트형의 메모리에 있어서 : 메모리 엑세스 커멘드 입력시 해당되는 버스트 길이를 입력받고, 입력된 상기 버스트 길이에 따라 메모리 엑세스 동작을 수행하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 가변 버스트 길이를 갖는 버스트형 메모리는, 메모리 엑세스 커멘드를 입력받고, 이어 버스트 길이를 입력받고, 상기 버스트 길이에 해당되는 엑세스 동작을 수행한다.

실시예

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

SDRAM의 경우, 내부 구성은 크게 DRAM 셀 어레이(DRAM cell array)와, 외부로부터 클락과 커멘드를 입력받아 해당되는 제어를 하는 제어부를 포함하여 구성된다.

초기에 버스트 길이를 해당되는 레지스터에 설정(1, 2, 4, 8 중에 선택)하여 사용하도록 되어 있는데, 데이터를 리드(read)하는 경우의 엑세스 방법은 다음과 같다.

외부로부터 리드 엑세스 커멘드 발생시 상기 레지스터에 설정되어 있는 버스트 길이 만큼을 상기 DRAM 셀 어레이로부터 엑세스하여 컨트롤부에 있는 래치에 저장한 후 클락에 동기 시켜 순차적으로 외부로 출력하는 방법을 사용한다.

한편, 이미 최대의 버스트 길이 만큼의 상기 래치 셀과 상기 DRAM 셀 어레이로 부터의 엑세스 패스(access path)는 존재하면서 상기 레지스터에 초기 설정된 만큼을 사용하는 것으로 레지스터 설정의 방법이 아닌 커멘드 발생시 필요한 양을 정의하여 발생시키면 필요 없는 사이클의 중지나 재발생 등의 경우가 없이 컨트롤에 불편이 없는 메모리를 만들 수 있다.

이러한 본 발명의 적용예를 보여주는 파형도가 도 1에 되어 있다. 이는 CAS Latency = 2인 경우 로우 엑티브(low active) 상태에서 read(버스트 = 4) - write(버스트 = 2) - read(버스트 = 1, single)의 경우 사이클의 예이다.

예를 들면, 메모리 데이터를 요구하는 형태가 1, 2, 4, 6, 8 등의 5가지 경우로 연속되는 데이터 엑세스가 발생하는 경우에 기존의 버스트 메모리 사용 시에는 컨트롤 로직(control logic) 구현상 가장 많은 요구가 있는 경우를 버스트 길이로 셋하고 구동한다.

만약, 버스트 길이가 4인 경우는 8회의 엑세스 요구시 두번의 버스트 사이클을 수행하면서 두 번째 사이클은 중지시키는(2회의 엑세스만 필요) 방법으로 수행해야 한다. 이러한 기존의 버스트 길이를 소정의 레지스터에 셋하여 사용하면서 발생하는 불편함을 해소하기 위하여 본 발명에서는 상술한 바와 같이 외부로부터 커멘드 입력시 버스트 길이를 동시에 입력받아 사용한다.

이상과 같은 본 발명에 의하면, 가변적인 버스트 길이를 해당되는 커멘드 입력시 각각 받아들여 버스트 길이를 설정하여 사용하므로 불필요한 메모리 엑세스가 없어지므로 시스템의 성능을 크게 향상 시킬 수 있게 된다.

Claims (2)

1. 버스트형의 메모리에 있어서,

   메모리 엑세스 커멘드 입력시 해당되는 버스트 길이를 입력받고, 입력된 상기 버스트 길이에 따라 메모리 엑세스 동작을 수행하는 것을 특징으로 하는 가변 버스트 길이를 갖는 버스트형 메모리.
2. 제1항에 있어서,

   상기 가변 버스트 길이를 갖는 버스트형 메모리는,

   메모리 엑세스 커멘드를 입력받고, 이어 버스트 길이를 입력받고, 상기 버스트 길이에 해당되는 엑세스 동작을 수행하는 것을 특징으로 하는 가변 버스트 길이를 갖는 버스트형 메모리.