TWI523027B - 用於分享信號節點以接收及提供非資料信號之記憶體及方法 - Google Patents

用於分享信號節點以接收及提供非資料信號之記憶體及方法 Download PDF

Info

Publication number
TWI523027B
TWI523027B TW100130819A TW100130819A TWI523027B TW I523027 B TWI523027 B TW I523027B TW 100130819 A TW100130819 A TW 100130819A TW 100130819 A TW100130819 A TW 100130819A TW I523027 B TWI523027 B TW I523027B
Authority
TW
Taiwan
Prior art keywords
signal
data
memory
node
buffer
Prior art date
Application number
TW100130819A
Other languages
English (en)
Other versions
TW201214458A (en
Inventor
布萊恩 胡柏
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201214458A publication Critical patent/TW201214458A/zh
Application granted granted Critical
Publication of TWI523027B publication Critical patent/TWI523027B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

用於分享信號節點以接收及提供非資料信號之記憶體及方法
本發明之實施例大體而言係關於記憶體，且更特定而言在所圖解說明之實施例中之一或多者中，係關於在一分享信號節點處組合非資料信號之接收與提供。
資料選通信號係在一記憶體分別輸出讀取資料及接收寫入資料時自該記憶體提供或提供至該記憶體之信號。資料選通信號與讀取及寫入資料相關，但其自身並非係資料信號。舉例而言，一讀取資料選通信號係由記憶體提供且通常具有一高位準與低位準之間的信號轉變，該等信號轉變與記憶體所輸出之讀取資料位元之間的信號轉變一致。一寫入資料選通信號係提供至記憶體且通常具有與記憶體所接收之寫入資料位元之「資料眼」一致的信號轉變。該寫入資料選通信號可由記憶體用來計時對寫入資料之鎖存。讀取資料及寫入資料選通信號兩者通常包含使該等資料選通信號之一選通部分成訊框之前置碼及後置碼部分。舉例而言，該前置碼部分可用以恰在下一個時脈循環之一上升邊緣處使用(在寫入資料之情形下由記憶體使用或在讀取資料之情形下由一請求實體使用)之前建立一穩定選通條件。舉例而言，信號之後置碼部分可用以在用於資料捕獲之一下降邊緣之後的一低時間提供一完全選通完成。
讀取及寫入資料選通信號通常係自一分享信號節點提供及在該分享信號節點處接收。亦即，讀取資料選通係在記憶體輸出資料期間自一信號節點提供，且寫入資料選通係在記憶體接收寫入資料期間提供至相同信號節點。在其中讀取及寫入操作依序緊接著發生之情況下，必須允許耦合至分享信號節點之一緩衝器結束(舉例而言)讀取資料選通之提供且接著準備接收(舉例而言)寫入資料選通而不錯過寫入選通之開始。為給緩衝器提供充足「周轉」時間，通常在一個資料選通信號之末尾與另一資料選通信號之開始之間插入至少一個時脈週期。在該周轉時間期間，記憶體可不提供或接收任何資料。因此，記憶體之資料頻寬會受到負面影響。
除資料選通信號之外，記憶體可接收或提供並非資料信號且並非資料選通信號但與讀取或寫入資料相關之其他信號。舉例而言，一資料遮罩DM信號可提供至接收寫入資料之一記憶體且用以遮罩被寫入至記憶體的寫入資料之部分。另一實例係一輸出資料有效QV信號，其可由記憶體與讀取資料之輸出一起提供以指示該讀取資料係有效的且可由一接收實體鎖存。如已知，亦存在與資料相關之非資料信號之其他實例。
雖然並非在每一記憶體應用中使用非資料信號之所有實例，但記憶體設計者通常將一記憶體設計為包含該功能性以為各種類型之記憶體系統提供記憶體之使用的靈活性。因此，記憶體包含將非資料信號提供至其及自其提供非資料信號之額外信號節點，藉此增加記憶體之「接針計數」。由於信號節點所導致之大小約束及板佈局複雜性以及其他原因，不期望增加記憶體接針計數。隨著記憶體信號之數目繼續增加，與記憶體接針計數之增加相關聯之困難亦可增加。
以下將陳述某些細節以提供對本發明之實施例之一充分理解。然而，熟習此項技術者將清楚可在不具有此等特定細節之情況下實踐本發明之實施例。此外，本文中所闡述之本發明之特定實施例係以實例方式提供且不應用以將本發明之範疇限於此等特定實施例。在其他例項中，未詳細展示眾所周知之電路、控制信號、時序協定及軟體操作以避免不必要地使本發明模糊。
圖1圖解說明根據本發明之一實施例之一記憶體之輸入及輸出信號節點的一部分。圖1中所示之該部分與寫入資料選通信號及讀取資料選通信號相關，如先前所論述，其兩者皆係與資料信號相關之非資料信號之實例。如圖所示，一寫入資料選通信號係由記憶體接收且可由記憶體用以計時對寫入資料之鎖存，且一讀取資料選通信號可由記憶體提供且可由請求實體用以計時對讀取資料之接收。與具有一分享寫入及讀取資料選通節點或具有單獨專用寫入資料選通信號節點及讀取資料選通信號節點之習用記憶體相比而言，圖1圖解說明其中資料選通信號中之至少一者與一非資料信號分享一節點及電路的本發明之一實施例。
舉例而言，如圖1中所示，一寫入資料選通信號DS係提供至一信號節點110，一輸入緩衝器120耦合至信號節點110以接收並緩衝一DS信號。作為回應，輸入緩衝器120提供一內部DS信號。一輸入/輸出緩衝器140係耦合至一信號節點130，將一資料遮罩信號DM施加至信號節點130且自其提供一讀取資料選通QS。在操作中，輸入/輸出緩衝器140緩衝並向內部輸出施加至信號節點130之一DM信號。輸入/輸出緩衝器140緩衝並在信號節點130上向外部輸出一內部QS信號。在某些實施例中，DS信號及QS信號可包含一「前置碼」部分且可進一步包含一「後置碼」部分。一前置碼係在DS及QS信號之選通部分之前的資料選通信號之一部分，且一後置碼係在DS及QS信號之選通部分之後的資料選通信號之一部分。DM信號係通常不具有一前置碼或後置碼之一信號之一實例。
圖2圖解說明包含本發明之一實施例的一記憶體之一實例性操作期間各種信號之一時序圖。舉例而言，該時序圖可適用於圖1中所圖解說明之實施例，亦即，施加至信號節點110之一DS信號及一組合資料遮罩DM信號(提供至信號節點130)以及一QS信號(自信號節點130提供)。信號節點130之組合信號將稱作DMQS信號。圖2之實例性操作包含一讀取操作，後跟一寫入操作。除其他信號之外，圖2中展示寫入資料選通信號DS、資料遮罩及讀取資料選通信號DMQS以及讀取及寫入資料信號DQ。
在時間T0處，向記憶體發出一讀取命令。在讀取延時之約四個時脈循環之後，在時間T4處(自DMQS信號節點，例如圖1之信號節點130)發出一QS信號前置碼以在於下一個時脈循環上(亦即，在時間T5處)使用選通之前穩定該選通。在時間T5處，QS信號與讀取資料信號DQ同步計時。在圖2所圖解說明之實例性操作中，在四個時脈循環內提供八個讀取資料位元。並且，在時間T5處，在輸出讀取資料之後向記憶體發出一寫入命令。在時間T9之前的最後半個時脈循環期間，輸出該八個讀取資料位元。與該八個位元一致的係完全終止QS信號之最後轉變的QS信號之一後置碼部分。
在時間T9處，接收(在DS信號節點處，例如在圖1之信號節點110處)一DS信號前置碼以在於下一個時脈循環上(亦即，在時間T10處)使用選通之前穩定該選通。在相對於DS信號之一時間處(例如，與DS信號之一時脈邊緣一致之「資料眼」之中心)，將寫入資料信號DQ提供至記憶體以使得DS信號可用以鎖存該等寫入資料信號DQ。在圖1之實例性操作中，可在時間T10處開始鎖存有效寫入資料信號。在四個時脈循環T10至T13內，將八個寫入資料位元提供至記憶體。(在DMQS信號節點處，例如在圖1之信號節點130處)亦將一DM信號提供至記憶體。在時脈循環T10至T13內，與每一寫入資料位元一致地提供一遮罩位元。可在曾在時間T0處在回應於讀取命令之讀取操作期間自其提供QS信號之相同節點(例如，圖1之信號節點130)處接收DM信號。
如圖2之實例性操作所圖解說明，QS及DS信號係自各別信號節點提供及在該等個別各別信號節點處接收，該等個別信號節點中之一者(亦即，讀取選通信號)係與在一各別操作期間不作用之一信號分享。在實例性操作中，與讀取選通信號分享之信號節點係資料遮罩DM信號，該資料遮罩DM信號通常在一寫入操作期間提供至記憶體。如先前所提及，可在曾在記憶體時脈之下一個時脈循環處自其提供QS信號之信號節點處，將通常不包含一前置碼或後置碼部分之DM信號提供至記憶體。將用於QS及DS信號之信號節點分離可消除為確保資料選通信號之信號完整性而對在資料選通信號中之一者之一最後時脈循環與另一資料選通信號之一第一時脈循環之間包含周轉時間之一需要。如圖2中所圖解說明，舉例而言，在時間T9處DS信號在QS信號結束之時間處開始。由於QS信號係自一第一信號節點提供且DS信號係提供至一第二信號節點，因此DS信號將不影響QS信號之完整性。在一選通信號與在該資料選通信號係作用之時間期間不作用之另一信號之間分享一信號節點可減少記憶體操作所需之信號節點之數目。非資料信號具有相對於記憶體與資料選通信號相反之一方向。雖然圖1之特定實施例圖解說明將QS信號與一非資料信號(亦即，資料遮罩DM)組合，但在本發明之某些實施例中，將DS信號與一非資料信號組合。亦即，在一信號節點處，將具有前置碼及/或後置碼部分之一信號與一非資料信號組合。
圖3圖解說明根據本發明之一實施例之一記憶體之輸入及輸出信號節點的一部分。與具有一分享寫入及讀取資料選通節點或具有單獨專用寫入資料選通信號節點及讀取資料選通信號節點之習用記憶體相比而言，圖3圖解說明其中利用不同信號且資料選通信號中之至少一者與一非資料信號分享一節點及電路的本發明之一實施例。舉例而言，如圖3中所示，一輸入/輸出緩衝器340係耦合至一信號節點330，將一DM信號施加至信號節點330且自其提供一QS信號。輸入/輸出緩衝器340緩衝並向內部輸出施加至信號節點330之一DM信號。輸入/輸出緩衝器340緩衝並在信號節點330上向外部輸出一內部QS信號。一寫入資料選通信號DS係提供至一信號節點310，一輸入緩衝器320耦合至信號節點310以接收並緩衝一DS信號。在圖3中進一步圖解說明耦合至施加有一互補寫入資料選通信號DS#之一信號節點370以緩衝並向內部提供該DS#信號之一輸入/輸出緩衝器380。一輸入/輸出緩衝器360係耦合至施加有一資料反相信號(DI)或錯誤校正信號(EC)之一信號節點350。輸入/輸出緩衝器360緩衝並在信號節點350上向外部輸出一內部互補QS#信號。
雖然DI、EC信號可能並不存在於所有實施方案中，但圖3圖解說明其中利用不同資料選通信號且該等資料選通信號中之至少一者與在使用各別選通信號之操作期間未使用之一非資料信號組合之一實施例。與該資料選通信號組合之該信號亦可不包含一前置碼及/或後置碼部分，但可經由組合QS與DS而允許總體周轉時間減少。與該資料選通信號組合之該信號具有相對於記憶體與該資料選通信號之方向相反之一方向。圖3中所圖解說明之實施例之操作類似於圖1中所圖解說明之實施例之操作，外加與互補資料選通信號相關聯之輸入/輸出緩衝器之額外操作。雖然本文中未具體闡述，但熟習此項技術者基於先前所提供之闡述將理解圖3中所圖解說明之實施例之操作。
圖4圖解說明根據本發明之一實施例之一記憶體之輸入及輸出信號節點的一部分。與包含與一非資料信號組合之至少一個資料選通信號的先前所闡述實施例相比而言，圖4圖解說明其中組合兩個非資料信號以由記憶體在一信號節點410處提供及接收之一實施例。在圖4之特定實施例中，一輸入/輸出緩衝器420經耦合以在信號節點410處接收一資料遮罩信號DM，且回應於該資料遮罩信號DM而提供一內部DM信號。輸入/輸出緩衝器420進一步接收並緩衝待自信號節點410提供之一內部輸出資料有效信號QV。在其他實施例中，可在一信號節點(例如，信號節點410)處組合其他非資料信號。雖然本文中未具體闡述，但熟習此項技術者基於先前所提供之闡述將理解圖4中所圖解說明之實施例之操作。
圖5圖解說明根據本發明之一實施例之一記憶體500之一部分。記憶體500包含一記憶體單元陣列502，該等記憶體單元可係(舉例而言)DRAM記憶體單元、SRAM記憶體單元、快閃記憶體單元或某些其他類型之記憶體單元。記憶體系統500包含一命令解碼器506，其透過一命令匯流排508接收記憶體命令且在記憶體系統500內產生對應控制信號以實施各種記憶體操作。命令解碼器506回應於施加至命令匯流排508之記憶體命令而對記憶體陣列502執行各種操作。舉例而言，使用命令解碼器506來產生內部控制信號以自記憶體陣列502讀取資料及將資料寫入至記憶體陣列502。列位址信號及行位址信號係透過一位址匯流排520施加至記憶體系統500且提供至一位址鎖存器510。該位址鎖存器接著輸出一單獨行位址及一單獨列位址。
位址鎖存器510將該等列位址及行位址分別提供至一列位址解碼器522及一行位址解碼器528。行位址解碼器528選擇延伸穿過對應於各別行位址之陣列502之位元線。列位址解碼器522連接至字線驅動器524，字線驅動器524啟動對應於所接收之列位址的陣列502中之各別記憶體單元列。對應於一所接收之行位址之選定資料線(例如，一位元線或若干位元線)係耦合至一讀取/寫入電路530以經由一輸入-輸出資料匯流排540將讀取資料提供至一資料輸出緩衝器534。寫入資料係透過一資料輸入緩衝器544及記憶體陣列讀取/寫入電路530施加至記憶體陣列502。
一輸入/輸出緩衝器550經組態以接收內部信號，且緩衝並向外部提供該內部信號。根據本發明之一實施例，輸入/輸出緩衝器550進一步經組態以接收一信號，且回應於該信號而緩衝並提供一內部信號。此等信號之實例包含資料選通信號S及非資料信號ND。舉例而言，在某些實施例中，輸入/輸出緩衝器550接收一內部讀取資料選通信號並向外部提供該內部讀取資料選通信號，且輸入/輸出緩衝器550進一步接收一外部提供之資料遮罩信號並提供一內部資料遮罩信號以供與寫入資料一起使用。在其他實施例中，其他類型之信號亦可由輸入/輸出緩衝器550處置。
自上文將瞭解，雖然本文出於說明目的已闡述本發明之特定實施例，但在不背離本發明之精神及範疇之情況下，可做出各種修改。因此，本發明僅受隨附申請專利範圍限制。
110．．．信號節點
120．．．輸入緩衝器
130．．．信號節點
140．．．輸入/輸出緩衝器
310．．．信號節點
320．．．輸入緩衝器
330．．．信號節點
340．．．輸入/輸出緩衝器
350．．．信號節點
360．．．輸入/輸出緩衝器
370．．．信號節點
380．．．輸入/輸出緩衝器
410．．．信號節點
420．．．輸入/輸出緩衝器
500．．．記憶體
502．．．記憶體單元陣列
506．．．命令解碼器
508．．．命令匯流排
510．．．位址鎖存器
520．．．位址匯流排
522．．．列位址解碼器
524．．．字線驅動器
528．．．行位址解碼器
530．．．讀取/寫入電路
534．．．資料輸出緩衝器
540．．．輸入-輸出資料匯流排
544．．．資料輸入緩衝器
550．．．輸入/輸出緩衝器
DI．．．資料反相信號
DM．．．資料遮罩信號
DMQS．．．資料遮罩及讀取資料選通信號
DQ．．．讀取及寫入資料信號
DS．．．寫入資料選通信號
DS#．．．互補寫入資料選通信號
EC．．．錯誤校正信號
ND．．．非資料信號
QS．．．讀取資料選通/內部信號
QS#．．．內部互補信號
QV．．．輸出資料有效信號
S．．．資料選通信號
圖1係根據本發明之一實施例之一記憶體之輸入及輸出信號節點之一部分的一方塊圖。
圖2係圖1之實施例之操作期間各種信號之一時序圖。
圖3係根據本發明之一實施例之一記憶體之輸入及輸出信號節點之一部分的一方塊圖。
圖4係根據本發明之一實施例之一記憶體之輸入及輸出信號節點之一部分的一方塊圖。
圖5係根據本發明之一實施例之一記憶體系統的一方塊圖，該記憶體系統包含根據本發明之一實施例之輸入及輸出信號節點之一部分。
110．．．信號節點
120．．．輸入緩衝器
130．．．信號節點
140．．．輸入/輸出緩衝器
DM．．．資料遮罩信號
DMQS．．．資料遮罩及讀取資料選通信號
DQ．．．讀取及寫入資料信號
DS．．．寫入資料選通信號
QS．．．讀取資料選通/內部信號

Claims (20)

  1. 一種記憶體，其包括：一第一信號節點；一第二信號節點；一第一信號緩衝器，其耦合至該第一信號節點且經組態以回應於與該記憶體所提供之讀取資料相關聯之一第一讀取資料選通信號而操作，且進一步經組態以回應於一第一非資料信號而操作，其中該第一信號緩衝器經組態以在該第一非資料信號並未被該第一信號緩衝器自該第一信號節點所接收時，將該第一讀取資料選通信號提供至該第一信號節點，且其中該第一信號緩衝器經組態以在該第一讀取資料選通信號並未被該第一信號緩衝器提供至該第一信號節點時，自該第一信號節點接收該第一非資料信號；及一第二信號緩衝器，其耦合至該第二信號節點且經組態以回應於與該記憶體所提供之該讀取資料相關聯之一第二讀取資料選通信號而操作，且進一步經組態以回應於一第二非資料信號而操作，該第二非資料信號並非一遮罩信號，其中該第二信號緩衝器經組態以在該第二非資料信號並未被該第二信號緩衝器自該第二信號節點所接收時，將該第二讀取資料選通信號提供至該第二信號節點，且其中該第二信號緩衝器經組態以在該第二讀取資料選通信號並未被該第二信號緩衝器提供至該第二信號節點時，自該第二信號節點接收該第二非資料信號。
  2. 如請求項1之記憶體，其中該非資料信號不具有一前置碼部分。
  3. 如請求項1之記憶體，其中該記憶體所接收之該第一非資料信號係一資料遮罩信號。
  4. 如請求項1之記憶體，其中該讀取資料選通包括：一選通部分，其具有與該讀取資料一致之時脈邊緣；一前置碼部分，其在該讀取資料選通之該選通部分之前；及一後置碼部分，其在該讀取資料選通之該選通部分之後。
  5. 如請求項4之記憶體，其中該前置碼部分包括在時脈部分之前的一時脈循環期間之一低邏輯位準。
  6. 一種記憶體，其包括：一信號節點；一輸入/輸出緩衝器，其耦合至該信號節點，該輸入/輸出緩衝器經組態以自該信號節點接收一資料遮罩信號且回應於該資料遮罩信號而提供一內部資料遮罩信號，且進一步經組態以接收一內部輸出資料有效信號且回應於該內部非資料信號並在除接收該資料遮罩信號期間之外的一時間期間將該內部輸出資料有效信號提供至該信號節點。
  7. 如請求項6之記憶體，其中該內部輸出資料有效信號不具有一前置碼或一後置碼。
  8. 一種記憶體，其包括： 一第一信號節點；一第一輸入/輸出信號緩衝器，其耦合至該第一信號節點且經組態以緩衝提供至該第一信號節點之一寫入資料選通信號，且進一步經組態以緩衝一第一非資料信號且將該第一非資料信號提供至該第一信號節點，該寫入資料選通信號與該記憶體所接收之寫入資料相關聯；一第二信號節點；及一第二輸入/輸出信號緩衝器，其耦合至該第二信號節點且經組態以緩衝一內部讀取資料選通信號並將該內部讀取資料選通信號提供至該第二信號節點，該內部讀取資料選通信號與該該記憶體所提供之讀取資料相關聯，該第二輸入/輸出信號緩衝器進一步經組態以緩衝該記憶體在該第二信號節點處所接收之一第二非資料信號。
  9. 如請求項8之記憶體，其中該寫入資料選通信號包含一前置碼部分、一選通部分及一後置碼部分。
  10. 如請求項9之記憶體，其中該前置碼部分包括在提供至該記憶體之一第一寫入資料位元之前的一時脈循環期間之一信號轉變。
  11. 如請求項8之記憶體，其中該讀取資料選通信號包括一對互補讀取資料選通信號中之一者。
  12. 一種記憶體，其包括：一第一信號節點；一讀取資料選通緩衝器，其耦合至該第一信號節點且經組態以緩衝一內部讀取資料選通信號並自該第一信號 節點提供該內部讀取資料選通信號；一第二信號節點；及一輸入/輸出信號緩衝器，其耦合至該第二信號節點且經組態以緩衝施加至該第二信號節點之一寫入資料選通信號，該寫入資料選通與提供至該記憶體之寫入資料相關聯，該輸入/輸出信號緩衝器進一步經組態以緩衝一內部非資料信號並自該第二信號節點提供該內部非資料信號。
  13. 如請求項12之記憶體，其中該讀取資料選通信號包含一前置碼部分、一選通部分及一後置碼部分。
  14. 如請求項13之記憶體，其中該前置碼部分包括在該記憶體所提供之一第一讀取資料位元之前的一時脈循環之至少一部分期間的一低邏輯信號。
  15. 如請求項13之記憶體，其中該輸入/輸出信號緩衝器包括經組態以在緊接在該寫入資料選通信號之一前置碼之前的一時脈循環期間提供該讀取資料選通之該後置碼部分的一輸入/輸出信號緩衝器。
  16. 如請求項12之記憶體，其中該寫入資料選通包括一對互補寫入資料選通信號中之一者。
  17. 一種用於自一記憶體提供一讀取資料選通信號及在該記憶體處接收一寫入資料選通信號之方法，其包括：在輸出讀取資料期間自一第一信號節點提供該讀取資料選通信號；在接收寫入資料期間在一第二信號節點處接收該寫入 資料選通信號；及在除接收寫入資料期間之外的一時間處自該第二信號節點提供一非資料信號。
  18. 如請求項17之方法，其中該非資料信號係一第一非資料信號，且其中該方法進一步包括在除該輸出讀取資料之外的一時間期間在該第一信號節點處接收一第二非資料信號。
  19. 如請求項17之方法，其中該讀取資料選通包含一後置碼部分且該寫入資料選通包含一前置碼，且其中接收該寫入資料選通信號包括在緊跟在該讀取資料選通信號之一後置碼之後的一時脈循環期間接收該寫入資料選通信號之該前置碼。
  20. 如請求項17之方法，其中該等讀取資料或寫入資料選通信號中之至少一者包括一對互補資料選通信號中之一者。
TW100130819A 2010-09-02 2011-08-26 用於分享信號節點以接收及提供非資料信號之記憶體及方法 TWI523027B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/874,938 US8526247B2 (en) 2010-09-02 2010-09-02 Memories and methods for sharing a signal node for the receipt and provision of non-data signals

Publications (2)

Publication Number Publication Date
TW201214458A TW201214458A (en) 2012-04-01
TWI523027B true TWI523027B (zh) 2016-02-21

Family

ID=45770647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130819A TWI523027B (zh) 2010-09-02 2011-08-26 用於分享信號節點以接收及提供非資料信號之記憶體及方法

Country Status (3)

Country Link
US (2) US8526247B2 (zh)
TW (1) TWI523027B (zh)
WO (1) WO2012030497A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526247B2 (en) 2010-09-02 2013-09-03 Mircon Technology, Inc. Memories and methods for sharing a signal node for the receipt and provision of non-data signals
US10398319B2 (en) * 2016-11-22 2019-09-03 Huami Inc. Adverse physiological events detection
KR102371893B1 (ko) * 2017-05-18 2022-03-08 삼성전자주식회사 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360408B1 (ko) 2000-09-16 2002-11-13 삼성전자 주식회사 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템
US7469312B2 (en) * 2005-02-24 2008-12-23 International Business Machines Corporation Computer system bus bridge
US20070028027A1 (en) * 2005-07-26 2007-02-01 Micron Technology, Inc. Memory device and method having separate write data and read data buses
US7636262B2 (en) 2007-10-25 2009-12-22 International Business Machines Corporation Synchronous memory having shared CRC and strobe pin
KR101031519B1 (ko) * 2007-12-20 2011-04-29 주식회사 하이닉스반도체 반도체 메모리 입출력 장치
US7990781B1 (en) * 2009-06-23 2011-08-02 Juniper Networks, Inc. Write strobe generation for a memory interface controller
US8300464B2 (en) * 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
US8526247B2 (en) 2010-09-02 2013-09-03 Mircon Technology, Inc. Memories and methods for sharing a signal node for the receipt and provision of non-data signals

Also Published As

Publication number Publication date
US8526247B2 (en) 2013-09-03
WO2012030497A1 (en) 2012-03-08
US8988953B2 (en) 2015-03-24
US20140003163A1 (en) 2014-01-02
US20120057418A1 (en) 2012-03-08
TW201214458A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
US10152373B2 (en) Methods of operating memory including receipt of ECC data
KR100885388B1 (ko) 이배속 데이터, 다중-비트 기록을 위한 데이터 스트로브 동기화 회로 및 방법
US11150686B2 (en) Apparatuses for reducing clock path power consumption in low power dynamic random access memory
US8300482B2 (en) Data transfer circuit and semiconductor memory device including the same
US9508409B2 (en) Apparatuses and methods for implementing masked write commands
JP2007095281A (ja) マルチポートメモリ装置
CN105159853A (zh) 基于fpga的dfi标准ddr3控制器
EP1494243A2 (en) Memory system having data inversion and data inversion method for a memory system
JPH0845277A (ja) 半導体記憶装置
TWI523027B (zh) 用於分享信號節點以接收及提供非資料信號之記憶體及方法
US7304898B2 (en) Semiconductor memory device
US6360307B1 (en) Circuit architecture and method of writing data to a memory
TWI451260B (zh) 記憶體系統及方法
US11264078B2 (en) Metastable resistant latch
JP2734957B2 (ja) 半導体記憶回路の制御方法
WO2021259228A1 (zh) 模块间通信方法及系统
US10832759B2 (en) Half-width, double pumped data path
CN116543804B (zh) 驱动控制电路和存储器
US7523270B2 (en) Multi-port memory device
CN116564374B (zh) 驱动控制电路及存储器
JP2009217310A (ja) メモリアクセス方法及びメモリアクセス装置
JP2010044821A (ja) 半導体装置とメモリマクロ