JP2004310700A - メモリデバイスにおいてデータを反転させるための方法および装置 - Google Patents
メモリデバイスにおいてデータを反転させるための方法および装置 Download PDFInfo
- Publication number
- JP2004310700A JP2004310700A JP2003129584A JP2003129584A JP2004310700A JP 2004310700 A JP2004310700 A JP 2004310700A JP 2003129584 A JP2003129584 A JP 2003129584A JP 2003129584 A JP2003129584 A JP 2003129584A JP 2004310700 A JP2004310700 A JP 2004310700A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word
- current word
- transitions
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】前記現在のワードはN個のビットを有する前のワードと比較され、低レベル値から高レベル値、またはその逆の高レベル値から低レベル値へのビットの遷移の数を識別する。遷移の数がN/2よりも多ければ、現在ビットを反転する。反転の有無を表示するためにエクストラビットをデータバイトに付随させなくてもよいように、反転ビットを送るのに通常は書き込み動作中には使用されないデータマスクピンを活用する。
【選択図】 図5
Description
【発明の属する技術分野】
本発明はデータの書き込みおよび読み出しの技術分野に関するものである。
【0002】
【従来の技術】
デジタルデータは1および0としてメモリデバイスに記憶され、これらデータは「ピン」と称される導電パスを通してメモリデバイスとの間で転送される。データは1および0を示す高レベル信号および低レベル信号のストリングとしてメモリに書き込まれる。低レベル信号と高レベル信号との間で変化が生じるごとに、メモリデバイスの効率が低下する。しかしながら、データはある程度ランダムであるので、変化の数を減少させるようデータを制御する容易な方法はない。メモリデバイスとの間の書き込みを検討すればこの問題は理解できる。
【0003】
図1はデータソースおよびデータレシーバーのブロック図である。データソース100はバス101を介してデータレシーバー102と通信するようになっており、データは「バイト」と称される8ビットのブロックで転送される。各バイトは8本のライン上の8個のデータ信号としてパラレルにデータレシーバー102へ送られ、この場合、各信号ラインは送信されるデータに応じて高レベルまたは低レベルとなる。例えば「1」のデータ値が送られる場合、バスラインは高レベル状態となる。送られる次の信号が「0」である場合、バスラインは新しいデータを表示するために低レベル状態まで低下しなければならない。次に続く信号が「1」である場合、バスラインは高レベルの値まで再び上昇しなければならない。これら状態変化はデータ遷移として知られており、これを達成するのに時間およびエネルギーが必要である。データ受信回路102に書き込まれる8バイトのデータを示す次のシナリオを検討する。
【0004】
【表1】
【0005】
上記例における24ビットのバイト2、3および4でのデータの遷移の総数は20であり、すなわち83%である(このことは元のバイトが送られる時にバスの各ラインは低レベル状態にあったとみなすことに留意されたい)。この結果、データ転送システムは動作するのに時間とパワーの点で不利となる。
【0006】
データ反転方式 従来技術はメモリデバイスへの書き込み時にデータ遷移の数を低減するために「データ反転」として知られる方式を提供している。このデータ反転方式では1バイトと次のバイトとの間のデータ遷移の数を決定し、解析する。遷移の数が4よりも多ければ、送るバイトのデータを反転する。このようにすることにより遷移の数は4未満にされる。この方式は最大50%の遷移に対し、バイト毎に生じ得る遷移の最大数の限度を4に設定できる。次の表を参照してデータ反転方式の動作について説明する。
【0007】
【表2】
【0008】
最初のバイトが送られた後に反転をすることなくバイトを送った場合に遷移がどれだけ多くなるかを見るために次のバイトを検査する。ここで、バイトがオール0からオール1に変化した場合、遷移の数は8となる。この8の数は4よりも大であるので、バイトを反転し、オール0とする。このバイトを送る時にバスの各ラインは既に低レベル状態となっているのでデータの遷移はない。次のバイトを検査する際に、送られる実際のバイト(このケースでは反転されたバイト)と次のバイトとを比較し、生じ得る遷移の数を決定する。反転を行わない場合、遷移の数は2となり、この数は4未満であるので、反転を行うことなくバイトを送る。反転を行わないで送った場合、次のバイト(01110111)と既に送られたバイトとを比較すると、遷移の数は8となる。従って、バイトを(10001000)に反転し、遷移を起こすことなく送る。反転方式を使って同じデータを送る結果、24バイトのうち2つの遷移しか生じないことになり、すなわち8.3%の遷移しか生じない。このような改良の結果、データ転送動作が良好となり、より高速となる。
【0009】
【発明が解決しようとする課題】
このデータ反転方式の欠点は、受信回路からデータを読み出す時にデータだけでなくエキストラビットも正しく使用し、記憶できるよう、データバイトと共にエキストラビットを送らなければならないことである。これらエキストラビットはバス、データ送信回路および受信回路に対して別の書き込みをしなければならないので、システムの費用および複雑さが増すことになる。
【0010】
【課題を解決するための手段】
本発明は、書き込むべきN個のビット(各ビットは高レベル値または低レベル値を有する)の現在のワードを検査することにより、同期式メモリデバイスへ情報を書き込む方法に関する。前記現在のワードはN個のビットを有する前のワードと比較され、低レベル値から高レベル値、またはその逆の高レベル値から低レベル値へのビットの遷移の数を識別する。遷移の数がN/2よりも多ければ、現在ビットを反転する。反転の有無を表示するためにエクストラビットをデータバイトに付随させなくてもよいように、本発明は反転ビットを送るのに通常は書き込み動作中には使用されないデータマスクピンを活用するものである。反転されないデータは直接メモリデバイスへ書き込まれ、他方、反転されたデータは記憶ロケーションに書き込む前にまず再び反転されるのでメモリデバイスへは真のデータが記憶される。
【0011】
【発明の実施の形態】
本発明はデータを読み出し、書き込みするための方法および装置に関する。次の説明では本発明の実施例をより完全に説明するために特定の細部が多数記載されている。しかしながら、当業者にはこれら特定の細部の記載がなくても本発明を実施することができることは明らかである。周知の特徴については発明を不明瞭にしないように詳細には説明していない。
【0012】
現在のところ、ダイナミックランダムアクセスメモリ(DRAM)システムにおいて、データを反転させるための効率的な方式は提供されていない。システムにおいてDRAMを使用する利点の1つは、DRAMが低コストであり、かかるメモリデバイスの商品性にある。データ反転方式を使用するDRAMが反転情報のためのエクストラピンを必要とする場合、ジェオグラフィが少数のピンしか有しないDRAM用となっている多くのアプリケーションではDRAMを使用することができない。同様に、エクストラピンを有するDRAMを製造し、販売するための出費によってDRAMは商業的な発展性がなくなる。
【0013】
本発明はDRAMのデータピンに関連するデータマスク(DM)ピンと称される現行のピンを活用するものである。DMピンは一般にデータ入力端で使用されるが、データ出力端では使用されない。本発明はDMによってデータを出力する際にデータの反転をするかしないかを表示する信号を発生するために、データ出力端でDMピンを活用するものである。
【0014】
本発明の好ましい実施例のDRAMでは、32個のデータビットDQ0〜DQ31があり、これらデータビットは4つのバイト(各バイトはDQ0〜DQ7、DQ8〜DQ15、DQ16〜DQ23およびDQ24〜DQ31)に分割される。データバイトの各々は関連するデータマスクピンDM0〜DM3を有し、このデータマスクピンは適当な場合にデータ入力信号をマスクするために書き込み動作中に使用される。DM1〜DM3のいずれかが高レベルとなると、同じタイミングでデータ入力信号がマスクされる。
【0015】
書き込み動作
DRAMへの書き込み動作は入進データを反転するか、反転しないかの表示を伴なっていなければならない。DRAMが真の状態のデータを記憶できるように、書き込むべきデータと共にデータ反転マスク(DIM)ビットが含まれる。図2にはこれを行うための1つの実現例が示されている。DIMビット202と共に、排他的ORゲート203に入力信号201として入進データが加えられる。DIMビットが高レベルであると、入進データは反転されているので、データアレイ204に記憶する前にXORゲート203を通してこれを再反転する。
【0016】
読み出し動作
図3は本発明に係わるDRAM用読み出し回路を示す。データの各バイトは関連するDMピンを有する。例えばデータバイトD[7:0]はDM0に関連しており、バイトD[15:8]はDM1に関連しており、バイトD[23:16]はDM2に関連しており、バイトD[31:24]はDM3に関連している。読み出し動作中、アレイ300からデータ入力ピンおよびDIM発生器、例えば発生器301.1〜301.4へ直接データが与えられる。DM発生器は読み出し動作中のデータの遷移を減少させるためにデータを反転すべきか否かを判断する。DIM発生器の出力信号はデータビットに関連するDMピンに出力される。
【0017】
図4にはDIM発生器の一例が示されている。最終データレジスタ401は(反転されたか、または反転されていない、実際に送られたままの)最も最近に送られたバイトを記憶する。新データレジスタ402は送るべき現在のデータバイトを記憶する。コンパレータ403へはレジスタ401および402の出力信号が与えられる。遷移の数が4より多ければ、コンパレータ403はデータバイトと共にDMピンに出力すべき高レベル信号を出力する。
【0018】
バースト動作
DRAMからはバーストモードで読み出しが行われることが多い。図5はバーストモードの読み出し動作中の本発明の作動を示すフローチャートである。ブロック500でバースト読み出しがスタートする。ブロック510では前のデータレジスタの信号およびDM信号が低レベルにセットされる。ブロック520では現在のデータと前のデータとが比較され、現在のデータを送る際に生じる遷移の数を決定する。判断ブロック530では、遷移の数が4よりも多くなるかどうかを見るために遷移の数をチェックする。YESであれば、ブロック540でデータを反転し、DMを反転する。判断ブロック530での結果がNOであれば、ブロック550でデータを反転せず、前のDMの値を維持する。
【0019】
ブロック540または550のいずれかの後で判断ブロック560にてバースト動作が終了したかどうかの判断を行う。YESであれば、プロセスはブロック570で終了する。NOであれば、前のデータレジスタに現在データを記憶し、新しいデータバイトを得て、プロセスはブロック520へ戻る。
【0020】
ピンの利点
本発明は、特に読み出し動作のために過剰に多いピン数を必要とすることなく、DRAMのためにデータを反転できる能力を提供する利点を有する。通常、読み出し動作では使用されないピン、例えばDMピンを使用することにより、本発明は読み出し動作用の増設ピンを用いないでデータ反転を利用するバイト読み出しを可能にしている。
【0021】
ターミネーション
バースト読み出しの例を参照して既に説明したように、バースト読み出し動作が開始した時にバスは低レベル状態にあったとみなした。このことは必要なことではなく、本発明はかかる方式または仮定に限定されるものではない。バスのターミネーションは下記の多数の方法のうちのいずれかでよい。
【0022】
A.低レベルへのプル動作−本発明の一実施例ではバスは読み出し後徐々に低レベルにプル動作される。これを行う1つの方法は、本発明の譲受人に譲渡された「NMOSターミネーション」を発明の名称とし、200 年 月 日に出願された継続中の米国特許出願第 号に記載されている。この方式では、バスラインにNMOSトランジスタが結合されており、NMOSトランジスタはある期間の間でバスラインを徐々にアースレベルまで下げる。この方式を使用する際は、すべてのラインが低レベル状態のままで、読み出し動作が開始すると仮定し、データの第1バイト用の遷移の数はこの仮定に基づいて決定される。
【0023】
B.高レベルへのプル動作−別の実施例では、バスへの作動後、所定時間の間、すべてのラインを高レベル状態にプルするようPMOS終端方式によりバスを高レベルにプル動作できる。この方式における仮定は、読み出し動作の開始時にすべてのラインが高レベルにあり、よってすべての高レベル状態に対する、第1バイトの遷移の数を決定するということである。
【0024】
C.中間点レベルでの終端−別の実施例では所定時間にわたってバスラインを中間レベルの状態にプルする。この方式を使用する際に、バスラインを中間レベルの状態から高レベルにプルすることと低レベルにプルすることには違いはないので、読み出し動作における第1バイトは非反転状態のまま送られる。
【0025】
D.アンラッチ状態で終端しない動作−この実施例ではバスラインは全くターミネートされず、最初のデータバイトは常にターミネートされない状態で送られる。この結果、第1バイトに対する効率が失われる。その理由は、最初のバイトに対し、遷移の数が5以上となり得るからである。
【0026】
E.ラッチ状態で終端しない動作−この実施例はバスラインをバス上の最近のバイトと同じ状態のままにしておき、この値にラッチする。その後の動作に対して、前のバイトレジスタはラッチされた値を含み、最初のバイトとこのラッチされた値とを比較し、遷移の数を決定する。
【0027】
プロセッサインターフェースロジックアプリケーション
DRAMに関連して本発明について説明したが、本発明は他の用途も有する。例えばデータ反転方式を使用できるようにマイクロプロセッサのインターフェースロジックに関連してこの方式を使用できる。図6にはかかる一実施例が示されている。
【0028】
DRAM601は、例えば第1データバンク601Aおよび第2データバンク601Bを含み、各バンクは関連するDIM信号603Aおよび603Bと共に出力バス602Aおよび602Bを有する(DMピンにはDIM信号を提供できないことに留意されたい)。メモリコントローラ604へはDRAMの出力信号が与えられる。DRAMのデータ出力信号602Aと602Bとはマイクロプロセッサ608への16ビットバス605で組み合わされる。DIM信号603Aと603BとはXORゲート606への入力信号として結合され、マイクロプロセッサ608への出力信号607を発生する。
【0029】
パワーの最適化
図7Aには本発明の読み出しブロックの一実施例が示されている。この実施例はI/Oがオープンドレイン(すなわちバスは論理1にターミネートされている)の場合、DCパワー最適化を行うようになっている。図7Aを参照すると、フリップフロップ702、コンパレータ703およびNORゲート704へは読み出しデータ701(8ビット)が結合される。フリップフロップ702のイネーブル入力端へは負荷信号705が結合される。ORゲート706の入力端にはDC最適化信号707と共にフリップフロップ702の出力信号が結合される。DC最適化信号は論理「1」であり、この信号はコンパレータブロック703の前のデータフィールドへOR演算入力される。このOR演算はコンパレータブロック703の出力信号が論理「1」である値の半分よりも大きくならないようにし、DCパワーを節約するのを保証するものである。コンパレータ703は現在のデータフィールドと前のデータフィールドとを比較し、異なる値を有するビット数が5以上であるかどうかを見る。そうである場合、出力(DIN)は論理「1」であり、NORゲート704へ与えられ、データの適当な反転が行われる。
【0030】
バスが論理0にターミネートされる場合、DC最適化信号を論理「0」とすることができるので、出力端の半分よりも多い出力端が「0」にバイアスされ、これによってもパワーを節約できる。
【0031】
次に図7Bを参照すると、ここには書き込みブロックのブロック図が示されている。フリップフロップ711では書き込みデータ710(例えば32ビット)が与えられ、フリップフロップ713へはDIM信号712が与えられる。双方のフリップフロップは書き込みにクロック信号714によってクロック制御される。これらフリップフロップの出力信号はNORゲート715への入力信号として結合され、メモリアレイに書き込むべきデータを発生する。
【0032】
以上でデータ伝送に関連して本発明について説明したが、本発明はアドレス信号またはコマンド信号を含むデジタル信号にも同じように適用できる。
【0033】
以上でメモリデバイスにおけるデータ反転用方法および装置について説明した。
【図面の簡単な説明】
【図1】データソースおよびデータレシーバーのブロック図である。
【図2】デバイスへデータを書き込むための一実施例の図である。
【図3】本発明のDRAMのための読み出し回路を示す。
【図4】DIM発生器の一例である。
【図5】バースト読み出し動作中の本発明の動作を示すフローチャートである。
【図6】マイクロプロセッサインターフェースと共に使用される本発明のブロック図である。
【図7A】本発明の読み出しブロックの別の実施例のブロック図である。
【図7B】本発明の書き込みブロックの別の実施例である。
【符号の説明】
100 データソース
102 データレシーバー
401 最終データレジスタ
402 新データレジスタ
403 コンパレータ
604 メモリコントローラ
608 マイクロプロセッサ
Claims (21)
- N個のビット(該ビットの各々は低レベル値または高レベル値を有する)を有する、書き込むべき現在のワードを検査する工程と、
前記現在のワードとN個のビットを有する前のワードとを比較し、前記前のワードにおける前記低レベル値から前記現在のワードにおける前記高レベル値への遷移の数を決定する工程と、
前記遷移の数がN/2以上である時に、前記現在のワードを反転する工程と、同期式メモリデバイスへ前記現在のワードを書き込む工程とを備えた、同期式メモリデバイスへ情報を書き込む方法。 - 前記現在のワードを反転したことを表示するよう、前記現在のワードと共にデータ反転マスク(DIM)ビットを送る工程を更に含む、請求項1記載の方法。
- 前記同期式メモリデバイスがDRAMを含む、請求項1記載の方法。
- 前記ワードがデータを表示する、請求項1記載の方法。
- 前記ワードがグラフィカルデータを表示する、請求項1記載の方法。
- 前記情報が1つ以上のコマンドを表示する、請求項1記載の方法。
- 前記情報がアドレス情報を表示する、請求項1記載の方法。
- N個のビット(該ビットの各々は低レベル値または高レベル値を有する)を有する、読み出すべき同期式メモリデバイス内の現在のワードを検査する工程と、
前記現在のワードとN個のビットを有する前のワードとを比較し、前記前のワードにおける前記低レベル値を有するビットから前記現在のワードにおける前記高レベル値を有するビットへの遷移の数を決定する工程と、
前記遷移の数がN/2以上である時に、前記現在のワードを反転する工程と、
前記同期式メモリデバイスから前記現在のワードを読み出す工程とを備えた、同期式メモリデバイスから情報を読み出す方法。 - 前記現在のワードを反転したことを表示するよう、前記現在のワードと共にデータ反転マスク(DIM)ビットを送る工程を更に含む、請求項8記載の方法。
- 前記メモリデバイス上の現在のピンで前記DIMビットを送る請求項9記載の方法。
- 前記現在のピンがデータマスク(DM)ピンである請求項10記載の方法。
- 前記前のワードが未知の時に前記前のワードのすべてが低レベル値を有すると見なす請求項8記載の方法。
- 前記前のワードが未知の時に前記前のワードのすべてが高レベル値を有すると見なす請求項8記載の方法。
- 前記前のワードが未知の時に前記現在のワードを反転しない請求項8記載の方法。
- 後の読み出し動作で前記現在のワードをラッチし、前記前のワードとして使用する請求項8記載の方法。
- 前記情報がデータを含む、請求項8記載の方法。
- 前記情報がグラフィカルデータを含む、請求項8記載の方法。
- 前記情報が1つ以上のコマンドを含む、請求項8記載の方法。
- 前記情報がアドレス情報を含む、請求項8記載の方法。
- 前記同期式メモリデバイスがDRAMを含む、請求項8記載の方法。
- 前記現在のワードを反転するかどうかによって前記現在のワードをバイアスし、1つの論理値以上を有するように前記前のワードをバイアスするためのバイアス手段を前記システムが有する、請求項8記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003129584A JP4505195B2 (ja) | 2003-04-01 | 2003-04-01 | メモリデバイスにおいてデータを反転させるための方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003129584A JP4505195B2 (ja) | 2003-04-01 | 2003-04-01 | メモリデバイスにおいてデータを反転させるための方法および装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010048024A Division JP5726425B2 (ja) | 2010-03-04 | 2010-03-04 | メモリデバイスにおいてデータを反転させるための方法および装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004310700A true JP2004310700A (ja) | 2004-11-04 |
JP2004310700A5 JP2004310700A5 (ja) | 2009-09-24 |
JP4505195B2 JP4505195B2 (ja) | 2010-07-21 |
Family
ID=33474699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003129584A Expired - Lifetime JP4505195B2 (ja) | 2003-04-01 | 2003-04-01 | メモリデバイスにおいてデータを反転させるための方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4505195B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025765A (ja) * | 2003-07-03 | 2005-01-27 | Samsung Electronics Co Ltd | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 |
JP2008276343A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | 情報処理装置 |
JP2010501098A (ja) * | 2006-08-14 | 2010-01-14 | クゥアルコム・インコーポレイテッド | マルチランクメモリサブシステムにおいて共用バス割込みの共同シグナリングを可能にする方法および装置 |
JP2010055736A (ja) * | 2008-08-29 | 2010-03-11 | Hynix Semiconductor Inc | データ入力回路及びこれを備える半導体メモリ装置 |
JP2010118137A (ja) * | 2008-11-11 | 2010-05-27 | Hynix Semiconductor Inc | 半導体メモリ装置及びその動作方法 |
JP2010536080A (ja) * | 2007-08-09 | 2010-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データをメモリに格納するときのエネルギー削減の方法 |
WO2012141161A1 (ja) * | 2011-04-12 | 2012-10-18 | ルネサスエレクトロニクス株式会社 | 半導体記憶回路、半導体記憶回路の動作方法、及び半導体記憶回路の設計方法 |
JP2013524383A (ja) * | 2010-04-12 | 2013-06-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データバス反転信号伝達を用いる同時スイッチング出力の低減 |
WO2015181933A1 (ja) * | 2014-05-29 | 2015-12-03 | 株式会社日立製作所 | メモリモジュールとメモリバスシステム及び計算機システム |
JP2016538628A (ja) * | 2013-10-24 | 2016-12-08 | クアルコム,インコーポレイテッド | メモリシステムにおける電力消費を節約するためのシステムおよび方法 |
CN110688813A (zh) * | 2019-08-19 | 2020-01-14 | 上海亿算科技有限公司 | 降低芯片逻辑翻转率的方法及结构 |
JP2022502812A (ja) * | 2018-09-25 | 2022-01-11 | ノースロップ グラマン システムズ コーポレーション | プログラマブル・ロジックにおいてコンフィギュレーション・メモリのインプリンティングを軽減するアーキテクチャ |
JP7313452B2 (ja) | 2018-09-25 | 2023-07-24 | ノースロップ グラマン システムズ コーポレーション | メモリ・インプリンティングを軽減するシステム・アーキテクチャ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314589A (ja) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | 信号伝達装置 |
JPH09251336A (ja) * | 1996-01-08 | 1997-09-22 | Toshiba Corp | 入出力装置 |
JP2000099218A (ja) * | 1998-08-19 | 2000-04-07 | Samsung Electronics Co Ltd | 出力回路及び入出力システム並びにデ―タ入出力方法 |
JP2000132964A (ja) * | 1998-10-27 | 2000-05-12 | Nec Corp | 同期型半導体記憶装置 |
JP2001006398A (ja) * | 1999-06-17 | 2001-01-12 | Fujitsu Ltd | 半導体記憶装置およびこの半導体記憶装置の試験方法 |
JP2002093168A (ja) * | 2000-09-12 | 2002-03-29 | Toshiba Corp | 半導体記憶装置 |
-
2003
- 2003-04-01 JP JP2003129584A patent/JP4505195B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314589A (ja) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | 信号伝達装置 |
JPH09251336A (ja) * | 1996-01-08 | 1997-09-22 | Toshiba Corp | 入出力装置 |
JP2000099218A (ja) * | 1998-08-19 | 2000-04-07 | Samsung Electronics Co Ltd | 出力回路及び入出力システム並びにデ―タ入出力方法 |
JP2000132964A (ja) * | 1998-10-27 | 2000-05-12 | Nec Corp | 同期型半導体記憶装置 |
JP2001006398A (ja) * | 1999-06-17 | 2001-01-12 | Fujitsu Ltd | 半導体記憶装置およびこの半導体記憶装置の試験方法 |
JP2002093168A (ja) * | 2000-09-12 | 2002-03-29 | Toshiba Corp | 半導体記憶装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025765A (ja) * | 2003-07-03 | 2005-01-27 | Samsung Electronics Co Ltd | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 |
JP4667773B2 (ja) * | 2003-07-03 | 2011-04-13 | 三星電子株式会社 | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 |
JP2010501098A (ja) * | 2006-08-14 | 2010-01-14 | クゥアルコム・インコーポレイテッド | マルチランクメモリサブシステムにおいて共用バス割込みの共同シグナリングを可能にする方法および装置 |
JP2008276343A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | 情報処理装置 |
JP2010536080A (ja) * | 2007-08-09 | 2010-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データをメモリに格納するときのエネルギー削減の方法 |
JP2010055736A (ja) * | 2008-08-29 | 2010-03-11 | Hynix Semiconductor Inc | データ入力回路及びこれを備える半導体メモリ装置 |
JP2010118137A (ja) * | 2008-11-11 | 2010-05-27 | Hynix Semiconductor Inc | 半導体メモリ装置及びその動作方法 |
JP2013524383A (ja) * | 2010-04-12 | 2013-06-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データバス反転信号伝達を用いる同時スイッチング出力の低減 |
WO2012141161A1 (ja) * | 2011-04-12 | 2012-10-18 | ルネサスエレクトロニクス株式会社 | 半導体記憶回路、半導体記憶回路の動作方法、及び半導体記憶回路の設計方法 |
JP2016538628A (ja) * | 2013-10-24 | 2016-12-08 | クアルコム,インコーポレイテッド | メモリシステムにおける電力消費を節約するためのシステムおよび方法 |
WO2015181933A1 (ja) * | 2014-05-29 | 2015-12-03 | 株式会社日立製作所 | メモリモジュールとメモリバスシステム及び計算機システム |
JP2022502812A (ja) * | 2018-09-25 | 2022-01-11 | ノースロップ グラマン システムズ コーポレーション | プログラマブル・ロジックにおいてコンフィギュレーション・メモリのインプリンティングを軽減するアーキテクチャ |
JP7232339B2 (ja) | 2018-09-25 | 2023-03-02 | ノースロップ グラマン システムズ コーポレーション | プログラマブル・ロジックにおいてコンフィギュレーション・メモリのインプリンティングを軽減するアーキテクチャ |
JP7313452B2 (ja) | 2018-09-25 | 2023-07-24 | ノースロップ グラマン システムズ コーポレーション | メモリ・インプリンティングを軽減するシステム・アーキテクチャ |
CN110688813A (zh) * | 2019-08-19 | 2020-01-14 | 上海亿算科技有限公司 | 降低芯片逻辑翻转率的方法及结构 |
CN110688813B (zh) * | 2019-08-19 | 2023-04-25 | 青芯半导体科技(上海)有限公司 | 降低芯片逻辑翻转率的方法及结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4505195B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8031538B2 (en) | Method and apparatus for data inversion in memory device | |
TWI480734B (zh) | 用於串聯配置中複數個記憶體裝置的方法、辨識裝置及包含串聯裝置的系統 | |
US5890005A (en) | Low power, low interconnect complexity microprocessor and memory interface | |
US7506146B2 (en) | Fast and compact circuit for bus inversion | |
JP4505195B2 (ja) | メモリデバイスにおいてデータを反転させるための方法および装置 | |
US7940598B2 (en) | Integrated circuit memory device, system and method having interleaved row and column control | |
US20070011379A1 (en) | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion | |
US9111645B2 (en) | Request-command encoding for reduced-data-rate testing | |
US20070011481A1 (en) | Data Output Device and Method of Semiconductor Device | |
JP4667773B2 (ja) | データ反転を有するメモリシステム及びメモリシステムにおけるデータ反転方法 | |
US7974145B2 (en) | Semiconductor memory device using bus inversion scheme | |
TW202031039A (zh) | 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置 | |
US6243777B1 (en) | Circuit for preventing bus contention | |
US6708264B1 (en) | Synchronous memory device with prefetch address counter | |
US7782682B2 (en) | Semiconductor device with circuitry for efficient information exchange | |
US7463266B2 (en) | Low overhead serial interface | |
JP5726425B2 (ja) | メモリデバイスにおいてデータを反転させるための方法および装置 | |
TW510101B (en) | Data transmitting device, data transmission system and method | |
JPH05134007A (ja) | 半導体集積論理回路 | |
KR20060000163A (ko) | 메모리 장치에서의 데이터 반전 방법 및 장치 | |
KR100902124B1 (ko) | 반도체 메모리 장치의 테스트 회로 | |
KR100243185B1 (ko) | 공유 메모리를 통한 프로세서간의 데이터 통신 장치 및 방법 | |
JPH0262790A (ja) | 半導体記憶回路装置 | |
JP2008530647A (ja) | エネルギ消費を低減したバス調停制御器 | |
JPS62226252A (ja) | シリアル入出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090608 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090703 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090904 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4505195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |