CN110688813B - 降低芯片逻辑翻转率的方法及结构 - Google Patents

降低芯片逻辑翻转率的方法及结构 Download PDF

Info

Publication number
CN110688813B
CN110688813B CN201910763404.9A CN201910763404A CN110688813B CN 110688813 B CN110688813 B CN 110688813B CN 201910763404 A CN201910763404 A CN 201910763404A CN 110688813 B CN110688813 B CN 110688813B
Authority
CN
China
Prior art keywords
exclusive
ith
chip
bit
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910763404.9A
Other languages
English (en)
Other versions
CN110688813A (zh
Inventor
何文俊
郭凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingxin Semiconductor Technology Shanghai Co ltd
Original Assignee
Qingxin Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingxin Semiconductor Technology Shanghai Co ltd filed Critical Qingxin Semiconductor Technology Shanghai Co ltd
Priority to CN201910763404.9A priority Critical patent/CN110688813B/zh
Publication of CN110688813A publication Critical patent/CN110688813A/zh
Application granted granted Critical
Publication of CN110688813B publication Critical patent/CN110688813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Logic Circuits (AREA)

Abstract

发明提供了一种降低芯片逻辑翻转率的方法及结构，N个寄存器中存储的数据不参与到传递过程中多级寄存器的翻转，N为大于等于1的自然数，而是当所述反向标识的值为预设标识的值时，直接将N个寄存器中存储的数据与N位初始信号进行异或运算，从而得到预期信号，整体上有效的降低了逻辑翻转率，从而降低了系统功耗。

Description

降低芯片逻辑翻转率的方法及结构
技术领域
本发明属于集成电路芯片设计领域，涉及一种降低芯片逻辑翻转率的方法及结构。
背景技术
在芯片设计中，所有逻辑翻转都会逐级往后传递；造成了系统逻辑翻转率较高，中间级的部分翻转没有负载使用，为了最后能得到正确输出，一直在空翻，导致动态功耗的浪费；而如果设计需求中间级寄存器过多，则系统动态功耗将成倍增加。
而很多产品对核心芯片功耗的要求非常严格，功耗偏大不但会造成芯片耗电加速，折旧加速，也会带来发热，芯片散热成本升高等等问题；对于移动端产品，功耗也是最重要的性能指标之一；而现有的技术方案对于流水结构中多比特信号的冗余翻转部分未做处理，在设计上对功耗的考虑欠优化。
基于此，亟需一种降低芯片逻辑翻转率的方法及结构，以降低系统动态功耗。
发明内容
参照图1，图1为未做降低逻辑翻转率处理的电路示意图。图中以4位低电平信号翻转成4位高电平信号，然后传递M级寄存器流水，最后送到负载端进行使用。其中M为大于1的自然数。从图1中可以看出，如此设计造成了逻辑过早进行翻转和中间级寄存器流水的逐级传递翻转率。4位初始信号为0000，与其对应的预期信号为1111，即由0000翻转为1111，翻转率为100％，需要翻转4次，假设传递4级寄存器(实际情况中会有更多级)之后使用，那么整体的翻转次数为20次。
本发明的目的是为了提供一在满足芯片设计功能的前提下，从芯片设计角度降低多位信号逻辑翻转率，从而降低芯片动态功耗的方法及结构。
本发明提供了一种降低芯片逻辑翻转率的方法，用于降低芯片中信号的逻辑翻转率，包括：
获取N位初始信号和所述初始信号的N位预期信号；
针对所述N位初始信号中的第i位初始信号，执行以下步骤：
将反向标识的值记为预设标识值，并将第i位初始信号和第i位预期信号的异或结果存储于第i个寄存器中；
当需要所述N位初始信号时，根据所述第i个寄存器中存储的数据和第i位初始信号，获取所述第i位预期信号；
其中，N和i为大于等于1的自然数。
优选的，在上述的降低芯片逻辑翻转率的方法中，当翻转率大于等于预设翻转率时，将所述反向标识的值记为所述预设标识值。
优选的，在上述的降低芯片逻辑翻转率的方法中，将N个寄存器中的异或结果求和，当所得和值大于等于(1/预设翻转率)时，翻转率大于等于所述预设翻转率。
优选的，在上述的降低芯片逻辑翻转率的方法中，所述预设标识值为1或0。
本发明还提供了一种降低芯片逻辑翻转率的结构，用于降低芯片中N位信号的逻辑翻转率，包括：N个异或门、至少一个加法器、N个寄存器；
针对N位信号中的第i位初始信号，分别执行以下操作：
将第i位初始信号和与其对应的第i位预期信号输入第i个异或门，获得第i个异或结果，并将所述第i个异或结果存储于第i个寄存器；
将N个异或结果输入所述至少一个加法器，获得异或结果和值；
其中，N和i均为大于等于1的自然数。
优选的，在上述的降低芯片逻辑翻转率的结构中，还包括异或求和寄存器，用于存储所述异或结果和值。
优选的，在上述的降低芯片逻辑翻转率的结构中，还包括反向标识寄存器，用于存储反向标识的值。
本发明提供了一种降低芯片逻辑翻转率的方法及结构，N个寄存器中存储的数据不参与到传递过程中多级寄存器的翻转，N为大于等于1的自然数，而是当所述反向标识的值为预设标识的值时，直接将N个寄存器中存储的数据与N位初始信号进行异或运算，从而得到预期信号，整体上有效的降低了逻辑翻转率，从而降低了系统功耗。
附图说明
图1为未做降低逻辑翻转率处理的电路示意图；
图2为本发明一实施例中降低芯片逻辑翻转率的方法的流程图；
图3为本发明说明书中一实施例中降低芯片逻辑翻转率的结构的示意图；
图4为本发明说明书中一个4位初始信号翻转率降低的示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本发明而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本发明各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明实施例提供了一种降低芯片逻辑翻转率的方法，用于降低芯片中信号的逻辑翻转率，具体的，如图2所示，图2为本发明一实施例中降低芯片逻辑翻转率的方法的流程图，包括以下步骤：获取N位初始信号和所述初始信号的N位预期信号，如图2中的步骤S202；针对所述N位初始信号中的第i位初始信号，将反向标识的值记为预设标识值，并将第i位初始信号和第i位预期信号的异或结果存储于第i个寄存器中，如图2中的步骤S204；以及当需要所述N位初始信号时，根据所述第i个寄存器中存储的数据和第i位初始信号，获取所述第i位预期信号，如图2中的步骤S206，其中，N和i为大于等于1的自然数。
具体的，当翻转率大于等于预设翻转率时，将所述反向标识的值记为所述预设标识值。在本发明说明书的一个实施例中，所述预设标识值为50％，当然在本发明的其他实施例中，所述预设标识值还可以是0到1之间的任意其他值，例如为25％等。根据工程师的习惯或者项目工程的需求，所述预设标识值可以是标记为0，也可以标记为1，在此对此并不多加限制。
进一步的，将N个寄存器中的异或结果求和，当所得和值大于等于(1/预设翻转率)时，当前芯片的逻辑翻转率大于等于所述预设翻转率。
本发明又一实施例还提供了一种降低芯片逻辑翻转率的结构，用于降低芯片中N位信号的逻辑翻转率，其中，N为大于等于1的自然数，如图3所示，图3为本发明说明书中一实施例中降低芯片逻辑翻转率的结构的示意图，包括：N个异或门、至少一个加法器、N个寄存器以及异或求和寄存器。针对N位信号中的第i位初始信号，分别执行以下步骤：首先，将第i位初始信号和与其对应的第i位与其信号输入第i个异或门，获得第i个异或结果，并将所述第i个异或结果存储于第i个寄存器，其中，i为大于等于1的自然数；将N个异或结果输入所述至少一个加法器，获得异或结果和值，并将所述异或结果和值存储于所述异或求和寄存器中。
进一步的，所述降低芯片逻辑翻转率的结构还包括反向标识寄存器，用于存储反向标识的值。具体的，本发明说明书中的一个实施例中，当翻转率大于等于预设翻转率时，将所述反向标识的值记为所述预设标识值。
更进一步的，将N个寄存器中的异或结果求和，当所得和值大于等于(1/预设翻转率)时，翻转率大于等于所述预设翻转率。
以下以一个具体的例子来进行说明。如图4所示，图4为本发明说明书中一个4位初始信号翻转率降低的示意图。4位初始信号为0000，与其对应的预期信号为1111，即由0000翻转为1111，预设翻转率为50％，采用4个异或门，一个4比特加法器来判断，此时，4个异或结果全为1，翻转率为100％，大于预设翻转率50％，将反向标识的值设为1，用4个寄存器来存储异或结果，此处4bit数据不翻转，传递4级寄存器的过程中也不翻转，直至负载端需要用这4bit初始信号参与逻辑运算。
此时，先识别所述反向标识的值，此时，所述反向标识的值为1，则取出4个寄存器中的存储的异或结果(0000)，和翻转前的4bit初始信号(即0000)进行异或运算，得到1111，即为预期信号。
在上述的过程中，虽然新增了N个寄存器，但是省去了中间4级寄存器流水的多比特逻辑空翻，整体上可以有效降低逻辑翻转率，从而降低系统功耗。
在本发明提供的一种降低芯片逻辑翻转率的方法及结构中，N个寄存器中存储的数据不参与到传递过程中多级寄存器的翻转，N为大于等于1的自然数，而是当所述反向标识的值为预设标识的值时，直接将N个寄存器中存储的数据与N位初始信号进行异或运算，从而得到预期信号，整体上有效的降低了逻辑翻转率，从而降低了系统功耗。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (5)

1.一种降低芯片逻辑翻转率的方法，用于降低芯片中信号的逻辑翻转率，其特征在于，包括：
获取N位初始信号和所述初始信号的N位预期信号；
针对所述N位初始信号中的第i位初始信号，执行以下步骤：
将N位初始信号和N位预期信号的按位异或结果求和，当所得和值大于等于1/预设翻转率时，翻转率大于等于所述预设翻转率，当翻转率大于等于预设翻转率时，将反向标识的值记为预设标识值，并将第i位初始信号和第i位预期信号的异或结果存储于第i个寄存器中；
当需要所述N位预期信号时，根据所述第i个寄存器中存储的数据和第i位初始信号，进行异或运算，获取所述第i位预期信号；
其中，N和i为大于等于1的自然数。
2.如权利要求1所述的降低芯片逻辑翻转率的方法，其特征在于，所述预设标识值为1或0。
3.一种降低芯片逻辑翻转率的结构，可执行权利要求1或权利要求2的降低芯片逻辑翻转率的方法，其特征在于，包括：N个异或门、至少一个加法器、N个寄存器；
针对N位信号中的第i位初始信号，分别执行以下操作：
将第i位初始信号和与其对应的第i位预期信号输入第i个异或门，获得第i个异或结果，并将所述第i个异或结果存储于第i个寄存器；
将N个异或结果输入所述至少一个加法器，获得异或结果和值；
其中，N和i均为大于等于1的自然数。
4.如权利要求3所述的降低芯片逻辑翻转率的结构，其特征在于，还包括异或求和寄存器，用于存储所述异或结果和值。
5.如权利要求3所述的降低芯片逻辑翻转率的结构，其特征在于，还包括反向标识寄存器，用于存储反向标识的值。
CN201910763404.9A 2019-08-19 2019-08-19 降低芯片逻辑翻转率的方法及结构 Active CN110688813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910763404.9A CN110688813B (zh) 2019-08-19 2019-08-19 降低芯片逻辑翻转率的方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910763404.9A CN110688813B (zh) 2019-08-19 2019-08-19 降低芯片逻辑翻转率的方法及结构

Publications (2)

Publication Number Publication Date
CN110688813A CN110688813A (zh) 2020-01-14
CN110688813B true CN110688813B (zh) 2023-04-25

Family

ID=69108374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910763404.9A Active CN110688813B (zh) 2019-08-19 2019-08-19 降低芯片逻辑翻转率的方法及结构

Country Status (1)

Country Link
CN (1) CN110688813B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115035384B (zh) * 2022-06-21 2024-05-10 上海后摩智能科技有限公司 数据处理方法、装置和芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310700A (ja) * 2003-04-01 2004-11-04 Ati Technologies Inc メモリデバイスにおいてデータを反転させるための方法および装置
JP2004362262A (ja) * 2003-06-04 2004-12-24 Renesas Technology Corp 半導体集積回路
CN101350038A (zh) * 2008-09-16 2009-01-21 中国人民解放军国防科学技术大学 一种异步分组密码算法协处理器的设计方法
CN101771497A (zh) * 2008-12-31 2010-07-07 华为技术有限公司 信号传输方法和装置
CN201732145U (zh) * 2010-08-05 2011-02-02 贵州师范大学 基于计数器的集成电路低功耗准单跳变测试向量生成器
CN106059592A (zh) * 2016-05-19 2016-10-26 合肥工业大学 一种应用于片上网络的低功耗联合的编解码电路及其编解码方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310700A (ja) * 2003-04-01 2004-11-04 Ati Technologies Inc メモリデバイスにおいてデータを反転させるための方法および装置
JP2004362262A (ja) * 2003-06-04 2004-12-24 Renesas Technology Corp 半導体集積回路
CN101350038A (zh) * 2008-09-16 2009-01-21 中国人民解放军国防科学技术大学 一种异步分组密码算法协处理器的设计方法
CN101771497A (zh) * 2008-12-31 2010-07-07 华为技术有限公司 信号传输方法和装置
CN201732145U (zh) * 2010-08-05 2011-02-02 贵州师范大学 基于计数器的集成电路低功耗准单跳变测试向量生成器
CN106059592A (zh) * 2016-05-19 2016-10-26 合肥工业大学 一种应用于片上网络的低功耗联合的编解码电路及其编解码方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
一种低耦合翻转的数据总线编码方法;李泉泉等;《微电子学与计算机》;20161105(第11期);全文 *
嵌入式以太网控制芯片的低功耗DFT设计;邹连英等;《舰船电子工程》;20090520(第05期);全文 *
降低数字集成电路测试功耗的向量排序方法;张建文;《电子测试》;20180115(第02期);全文 *

Also Published As

Publication number Publication date
CN110688813A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
CN111310928B (zh) 通用量子比较电路的实现方法
CN110688813B (zh) 降低芯片逻辑翻转率的方法及结构
CN113344170B (zh) 神经网络权重矩阵调整方法、写入控制方法以及相关装置
US20230073629A1 (en) Data inversion circuit to perform dbi-dc encoding using pam 4 signal
WO2021052229A1 (zh) 基于不同数据类型传输的极化码bp译码单元
US11816351B2 (en) Write operation circuit, semiconductor memory, and write operation method
CN101771497A (zh) 信号传输方法和装置
CN113222151A (zh) 一种量子态的变换方法及装置
CN113222153A (zh) 一种量子态的模拟方法、装置、存储介质和电子装置
Sharma et al. Shift register design using two bit flip-flop
JP5180627B2 (ja) カウンター回路
CN113114264B (zh) 温度计译码方法和电路
CN114257248A (zh) 一种低翻转率的移位寄存器型串并转换电路
CN110705196B (zh) 一种基于随机计算的无误差加法器
US7728746B2 (en) Signal transition feature based coding for serial link
CN115809707A (zh) 量子比较运算方法、装置、电子装置及基础算术组件
CN111221502B (zh) 一种量子元胞自动机的广义流水线细胞电路
US10776079B2 (en) True random number generation device and generation method thereof
Zulehner et al. Pushing the number of qubits below the “minimum”: realizing compact Boolean components for quantum logic
US7352275B2 (en) Device for comparing two words of n bits each
CN113381769A (zh) 一种基于fpga的译码器及其设计方法
US6842744B2 (en) Coding and memorizing method for fuzzy logic membership functions and corresponding method and circuit architecture for calculating the membership degree
CN105930521A (zh) 一种数据库管理装置和方法
JPH0855066A (ja) エラー訂正及び変換システム
Saneei et al. Serial bus encoding for low power application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210201

Address after: 200131 Room 608, building B, 2305 Zuchongzhi Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Qingxin semiconductor technology (Shanghai) Co.,Ltd.

Address before: 200120 3rd floor, building 2, No.200, zhangheng Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant before: SHANGHAI YISUAN TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant