JPH11328103A - バス接続によるデバイス装置及びその接続方法 - Google Patents

バス接続によるデバイス装置及びその接続方法

Info

Publication number
JPH11328103A
JPH11328103A JP15397698A JP15397698A JPH11328103A JP H11328103 A JPH11328103 A JP H11328103A JP 15397698 A JP15397698 A JP 15397698A JP 15397698 A JP15397698 A JP 15397698A JP H11328103 A JPH11328103 A JP H11328103A
Authority
JP
Japan
Prior art keywords
address
data
signal
slave unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15397698A
Other languages
English (en)
Inventor
Koji Kajita
公司 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15397698A priority Critical patent/JPH11328103A/ja
Publication of JPH11328103A publication Critical patent/JPH11328103A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バス幅を拡張することなくデータ転送と並行
してアドレス指定を行うことができる、バス接続による
デバイス装置装置及びその接続方式を提供する。 【解決手段】 マスターユニット1は、メモリユニット
2に対してデジタルデータの読み書き(転送)を指示す
る。メモリユニット2は、マスターユニット1に対して
スレーブユニットとして動作してデータを保存するもの
で、保存されたデータを区別するために32ビットワー
ドのアドレス空間を持つ。マスターユニット1は、アド
レス指定信号ADRS用の信号線を介して、データ転送
を開始するアドレス指定信号ADRSをメモリユニット
2にシリアルで送出する。また、マスターユニット1
は、32ビットワードデータ信号DATA用の信号線を
介して、32ビットワードデータ信号DATAをメモリ
ユニット2に転送する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バス接続によるデ
バイス装置及びその接続方式に関する。
【0002】
【従来の技術】従来、デジタルデータを大量にかつ高速
に転送するために複数の信号線によるバス形式の転送方
式が利用されている。この方式によれば、該データを複
数の信号線で転送することによってデータの転送効率を
上げることができる。
【0003】
【発明が解決しようとする課題】従来のバスでは、デジ
タルデータを転送するためのアドレスを指定するために
バス形式によりアドレスデータを転送していたが、アド
レスバスをデータバスとは別に独立して設ける構成では
ビット数の増加に伴いバスの信号線の数が増加し、扱い
にくいものとなる。これは、特にメモリ等のデバイス素
子においてピン数を増やしにくい場合に問題となる。一
方、信号線の数を抑えるため、データとアドレスを転送
する際にマルチプレクス方式で行ってバスを共用するこ
とが行われているが、その場合はマルチプレクスのため
の回路が必要になるとともに、データとアドレスを同時
には転送できず、両者の切り替え時間等も余分にかかっ
ていた。
【0004】本発明の目的は、バス幅を拡張することな
くデータ転送と並行してアドレス指定を行うことができ
る、バス接続によるデバイス装置及びその接続方式を提
供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載のバス接続によるデバイス装置は、各
アドレスにデータを保存するアドレス空間を有し、該ア
ドレス空間の所定のアドレスの該データにアクセスする
少なくとも1つのスレーブユニットと、前記アドレス空
間の所定のアドレスを指定すべく前記スレーブユニット
にアドレス指定信号を送出するアドレス指定手段、及び
該所定のアドレスに対してデータの転送を指示すべく前
記スレーブユニットにデータ転送指示信号を送出するデ
ータ転送指示手段を有するマスターユニットと、前記デ
ータ転送信号送出用として前記マスターユニットと前記
少なくとも1つのスレーブユニットとを接続するデータ
転送信号送出経路と、前記アドレス指定信号送出用とし
て前記マスターユニットと前記少なくとも1つのスレー
ブユニットとを接続するアドレス指定信号送出経路とを
備えることを特徴とする。
【0006】請求項2記載のバス接続によるデバイス装
置は、請求項1記載のバス接続によるデバイス装置にお
いて、前記スレーブユニットは複数ビットからなるバス
形式により前記データへのアクセスを行うことを特徴と
する。
【0007】請求項3記載のバス接続によるデバイス装
置は、請求項1又は2記載のバス接続によるデバイス装
置において、前記アドレス指定手段はシリアルデータ方
式により前記所定のアドレスを指定することを特徴とす
る。
【0008】請求項4記載のバス接続によるデバイス装
置は、請求項1から3のいずれか1項記載のバス接続に
よるデバイス装置において、前記スレーブユニットが前
記アクセス中でも前記所定のアドレスを指定することが
できることを特徴とする。
【0009】請求項5記載のバス接続によるデバイス装
置は、請求項1から4のいずれか1項記載のバス接続に
よるデバイス装置において、前記アドレス指定手段は前
記アドレス指定信号をMSBから順に前記スレーブユニ
ットに送出することを特徴とする。
【0010】請求項6記載のバス接続によるデバイス装
置は、請求項1から5のいずれか1項記載のバス接続に
よるデバイス装置において、前記少なくとも1つのスレ
ーブユニットは前記アドレス指定手段により送出される
アドレス指定信号を逐次比較することにより指定される
アドレスを取得することを特徴とする。
【0011】請求項7記載のバス接続によるデバイス装
置は、請求項1から6のいずれか1項記載のバス接続に
よるデバイス装置において、前記アドレス指定手段は、
シリアルデータ方式により指定される所定のアドレスの
データが、転送すべき桁のビット以降がすべてLSBま
で同一である場合、当該ビット以降の前記アドレス指定
信号の送出を省略するように構成されていることを特徴
とする。
【0012】請求項8記載のバス接続によるデバイス装
置は、請求項1から7のいずれか1項記載のバス接続に
よるデバイス装置において、前記アドレス指定手段及び
前記データアクセス手段の少なくとも一方は、クロック
信号に同期して作動することを特徴とする請求項1から
7のいずれか1項記載のバス接続によるデバイス装置。
【0013】請求項9記載のバス接続によるデバイス装
置は、請求項1から8のいずれか1項記載のバス接続に
よるデバイス装置において、前記データアクセス手段
は、前記アドレス指定手段により指定された前記所定の
アドレスから始まる連続するアドレスに対して前記デー
タへのアクセスを行うことを特徴とする請求項1から8
のいずれか1項記載のバス接続によるデバイス装置。
【0014】請求項10記載のバス接続によるデバイス
装置は、請求項1から9のいずれか1項記載のバス接続
によるデバイス装置において、前記アドレス指定手段
は、前記所定のアドレスの指定に加えて、前記少なくと
も1つのスレーブユニット側の設定に関わる動作に関す
る情報を指定することができることを特徴とする請求項
1から9のいずれか1項記載のバス接続によるデバイス
装置。
【0015】上記目的を達成するために、請求項11記
載のデバイス装置の接続方法は、各アドレスにデータを
保存するアドレス空間を有し、該アドレス空間の所定の
アドレスの該データにアクセスする少なくとも1つのス
レーブユニットと、前記アドレス空間の所定のアドレス
を指定すべく前記スレーブユニットにアドレス指定信号
を送出するアドレス指定手段、及び該所定のアドレスに
対してデータの転送を指示すべく前記スレーブユニット
にデータ転送指示信号を送出するデータ転送指示手段を
有するマスターユニットとを接続する、デバイス装置の
接続方法において、前記データ転送信号送出用として前
記マスターユニットと前記少なくとも1つのスレーブユ
ニットとデータ転送信号送出経路で接続し、前記アドレ
ス指定信号送出用として前記マスターユニットと前記少
なくとも1つのスレーブユニットとをアドレス指定信号
送出経路を介して接続することを特徴とする。
【0016】請求項12記載のデバイス装置の接続方法
は、請求項11記載のデバイス装置の接続方法におい
て、前記スレーブユニットは複数ビットからなるバス形
式により前記データへのアクセスを行うことを特徴とす
る。
【0017】請求項13記載のデバイス装置の接続方法
は、請求項11又は12記載のデバイス装置の接続方法
において、前記アドレス指定手段はシリアルデータ方式
により前記所定のアドレスを指定することを特徴とする
請求項11又は12記載のデバイス装置の接続方法。
【0018】請求項14記載のデバイス装置の接続方法
は、請求項11から13のいずれか1項記載のデバイス
装置の接続方法において、前記アドレス指定手段は前記
スレーブユニットが前記アクセス中でも前記所定のアド
レスを指定することができることを特徴とする。
【0019】請求項15記載のデバイス装置の接続方法
は、請求項11から14のいずれか1項記載のデバイス
装置の接続方法において、前記アドレス指定手段は前記
アドレス指定信号をMSBから順に前記スレーブユニッ
トに送出することを特徴とする。
【0020】請求項16記載のデバイス装置の接続方法
は、請求項11から15のいずれか1項記載のデバイス
装置の接続方法において、前記少なくとも1つのスレー
ブユニットは前記アドレス指定手段により送出されるア
ドレス指定信号を逐次比較することにより指定されるア
ドレスを取得することを特徴とする。
【0021】請求項17記載のデバイス装置の接続方法
は、請求項11から16のいずれか1項記載のデバイス
装置の接続方法において、前記アドレス指定手段は、シ
リアルデータ方式により指定される所定のアドレスのデ
ータが、転送すべき桁のビット以降がすべてLSBまで
同一である場合、当該ビット以降の前記アドレス指定信
号の送出を省略するように構成されていることを特徴と
する。
【0022】請求項18記載のデバイス装置の接続方法
は、請求項11から17のいずれか1項記載のデバイス
装置の接続方法において、前記アドレス指定手段及び前
記データアクセス手段の少なくとも一方は、クロック信
号に同期して作動することを特徴とする。
【0023】請求項19記載のデバイス装置の接続方法
は、請求項11から18のいずれか1項記載のデバイス
装置の接続方法において、前記データアクセス手段は、
前記アドレス指定手段により指定された前記所定のアド
レスから始まる連続するアドレスに対して前記データへ
のアクセスを行うことを特徴とする。
【0024】請求項20記載のデバイス装置の接続方法
は、請求項11から19のいずれか1項記載のデバイス
装置の接続方法において、前記アドレス指定手段は、前
記所定のアドレスの指定に加えて、前記少なくとも1つ
のスレーブユニット側の設定に関わる動作に関する情報
を指定することができることを特徴とする。
【0025】
【発明の実施の形態】以下、本発明の実施の形態に係る
バス接続によるデバイス装置を図を参照して説明する。
【0026】図1は、本発明の実施の形態に係るバス接
続によるメモリ装置の概略構成を示す。この図1におい
て、本発明の実施の形態に係るバス接続によるメモリ装
置は、マスタユニット1と、メモリユニット2(スレー
ブユニット)とを備える。マスターユニット1は、メモ
リユニット2に対してデジタルデータの読み書き(転
送)を指示する。メモリユニット2は、マスターユニッ
ト1に対してスレーブユニットとして動作してデータを
保存するもので、保存されたデータを区別するために3
2ビットワードのアドレス空間を持つ。
【0027】マスターユニット1とメモリユニット2と
は、アドレス信号ADRS、アドレスクロック信号AC
LK、アドレスイネーブル信号AENB用の3種類の信
号線と、データクロック信号DCLK、データイネーブ
ル信号DENB、32ビットワードデータ信号DATA
用の3種類の信号線との計6種類の信号線を介して接続
されている。
【0028】マスターユニット1は、アドレス指定信号
ADRS用の信号線(アドレス指定信号送出経路)を介
して、データ転送を開始するアドレス指定信号ADRS
をメモリユニット2にシリアルで送出する(アドレス指
定手段)。また、マスターユニット1は、32ビットワ
ードデータ信号DATA用の信号線(データ転送信号送
出経路)を介して、32ビットワードデータ信号DAT
Aをメモリユニット2との間で転送する(データ転送信
号指示手段)。
【0029】メモリユニット2は、マスタユニット1に
より指定されたアドレス空間の所定アドレスのデータに
アクセスする。
【0030】図2は、データ転送のバスの動作状態を示
す。アドレスイネーブル信号AENBはアドレス指定信
号ADRSの送出状態を示す信号であり、マスタユニッ
ト1がアドレスイネーブル信号AENBをアサートする
とメモリユニット2はアドレス指定信号ADRSの取得
を開始する。メモリユニット2はアドレスイネーブル信
号AENBがアサートされると、アドレスクロック信号
ACLKの立ち上がりに同期してアドレス指定信号AD
RSをサンプリングする。
【0031】図3はアドレス指定信号ADRSの形式を
示す。図3において、サンプリングされるアドレス指定
信号ADRSは、先頭に読み取り(R)/書き込み
(W)の区別をするためのビットを有するアドレスであ
り、これによってメモリユニット2はマスターユニット
1からアクセスされるメモリのアドレス及びデータアク
セスの方向(読み取り(R)/書き込み(W))を知る
ことが可能となる。
【0032】転送開始アドレスの送出は、その時に既に
データ転送が行われているかどうかに関係なくデータ転
送に先立って行われる。即ち、現在転送中のデータがあ
る場合に転送開始アドレスの送出を行うと、次の一連の
データ転送においてその新しいアドレスが適用される。
このため転送開始アドレスを通知するためのオーバーヘ
ッドはそれに先立つデータ転送の間に済ませることがで
き、転送開始アドレスのオーバーヘッドを削減すること
が可能である。
【0033】転送開始アドレスは、図3に示されるよう
に一連のビット列であり、シリアル通信方式により行わ
れる。最初のビットで読み取り(R)/書き込み(W)
の区別を表し、引き続きアドレスをMSBから順次シリ
アルで転送するものである。転送開始アドレスが2のべ
き乗で割り切れる値である場合、転送すべきビットのあ
るビット以下のLSBまでが0の連続するビット列とな
る。本実施の形態においては、LSBまで0で連続する
場合、最後に1を送る必要のある桁を送った後アドレス
イネーブル信号AENBをデアサートして転送開始アド
レスの送出を終了することにより、LSBまでの0の続
く部分についての転送を省くよう動作する。図2で示し
た例では、転送開始アドレスA8000000を送出し
たものであり、ビット0〜26は送らずに該送出を終了
している。メモリユニット2側では、アドレスイネーブ
ル信号AENBがデアサートされた時点で残りのアドレ
スが0であるとして処理を行い、転送開始アドレスの送
出に要する時間を短くすることができる。
【0034】図4はメモリユニット2に含まれるアドレ
スデコード回路を示す。図4において、401はゲー
ト、402はラッチ、403はデコーダ、404はラッ
チ、405は微分回路、406はシフタである。アドレ
スイネーブル信号AENBがアサートされると、微分回
路405により生成された1パルスを、アドレスクロッ
ク信号ACLKに従ってシフタ406がシフトすること
によりA31から順次1ALCLK区間ずつHを出力す
る。マスタユニット1から与えられたアドレス信号AD
RSは、A31〜A0の信号に従ってゲート401でマ
スクされたアドレスクロック信号ACLKによって、ラ
ッチ402で夫々ビット毎に該当するアドレスビットが
ラッチされる。これは、アドレスデコード回路のデコー
ド桁がアドレスロック信号ACLK毎に増えることを意
味する。ラッチ402の出力を受けてデコーダ403は
随時デコード信号を発生し、ラッチ404はアドレスイ
ネーブル信号AENBがデアサートされた時点のデコー
ド信号をホールドする働きをする。以上の動作により、
アドレスデコード回路は入力されたシリアルのアドレス
データを逐次デコードし、アドレスイネーブル信号AE
NBがデアサートされた時点でアドレスの下位ビットは
0としてアドレスが確定し、アドレスデコード信号がメ
モリユニット2の参照アドレスを指定することになる。
【0035】転送開始アドレスの通知が完了した後、次
のデータ転送の開始時に今回取得したアドレスを開始ア
ドレスとするデータ転送を開始する。従って、アドレス
の通知中に平行して行われていたデータの転送には影響
はなく、そのデータ転送終了時にデータイネーブル信号
DENBをデアサートし、しかる後に同信号をアサート
することにより新たに通知した転送開始アドレスからの
データ転送を開始することができる。
【0036】データ転送はデータイネーブル信号DEN
Bがアサートされている区間で、データクロック信号D
CLKの立ち上がりに同期して32ビットワードデータ
信号DATA用の信号線(データバス)を経由してデー
タの転送が行われる、32ビットワードデータ信号DA
TA用の信号線は32ビットのバス幅を持ち、1DCL
Kクロックごとに4バイトずつの転送が行われる。転送
されるデータは転送開始アドレスから始まり、1データ
転送するごとにマスターユニット1、メモリユニット2
双方の内部でワードアドレスをひとつずつ進めることに
より、連続したアドレスのデータを続けて転送すること
が可能である。転送を終了する場合はデータイネーブル
信号DENBをデアサートすることにより終了を通知す
る。
【0037】ここで、示したように、アドレスクロック
信号ACLKとデータクロック信号DCLKは夫々独立
しており、夫々に適した速度でデータのやり取りを行う
ころが可能である。また必ずしも一定周期のクロックで
なくてもよいし、アドレスクロック信号ACLKとデー
タクロック信号DCLKはそれぞれアドレスイネーブル
信号AENB、データイネーブル信号DENBがアサー
トされていない区間では各クロック信号ACLK,DC
LKを停止させてもよい。
【0038】なお、本実施の形態において、メモリユニ
ット2が一つだけの場合について説明したが、実際には
複数のメモリユニットからなるスレーブユニット群に対
しても同様に本発明を実施することができる。また、メ
モリユニット以外であっても、連続した領域からなるア
ドレスマップ(アドレス空間)を持つデバイスであれば
本発明のバス接続装置を実施可能なことは明らかであ
る。
【0039】また、本実施の形態においてはアドレス指
定時にスレーブユニット側の設定に関わる動作として転
送方向の指定も行っているが、その他にもアドレス指定
時にスレーブユニット側の設定に関わる動作について、
指定を行うようコマンドビットを追加拡張してもよい。
【0040】
【発明の効果】以上詳述したように、請求項1記載のバ
ス接続によるデバイス装置及び請求項11記載のデバイ
ス装置の接続方法によれば、アドレス指定手段によって
アクセス空間の所定のアドレスのデータへのアクセスと
は異なる方式でアドレスを指定することにより、バス幅
を拡張することなくデータ転送と並行してアドレス指定
を行うことができる。
【0041】請求項4記載のバス接続によるデバイス装
置及び請求項14記載のデバイス装置の接続方法によれ
ば、アドレス指定手段はスレーブユニットがアクセス中
でも所定のアドレスを指定するので、転送開始アドレス
を送出するためのオーバーヘッドはそれに先立つデータ
転送の間に済ませることができ、転送開始アドレスのオ
ーバーヘッドを削減することができる。
【0042】請求項7記載のバス接続によるデバイス装
置及び請求項17記載のデバイス装置の接続方法によれ
ば、アドレス指定手段は、シリアルデータ方式により指
定される所定のアドレスのデータが、転送すべき桁のビ
ット以降がすべてLSBまで同一である場合、当該ビッ
ト以降のアドレス指定信号の送出を省略するので、転送
開始アドレスの送出に要する時間を短くすることができ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るバス接続によるメモ
リ装置の概略構成図を示す。
【図2】データ転送のバスの動作状態を示す説明図であ
る。
【図3】アドレス信号ADRSの形式を説明する説明図
である。
【図4】メモリユニット2に含まれるアドレスデコード
回路のブロック図である。
【符号の説明】
1 マスターユニット 2 メモリユニット(スレーブユニット) ADRS アドレス指定信号 ACLK アドレスクロック信号 AENB アドレスイネーブル信号 DCLK データクロック信号 DENB データイネーブル信号 DATA 32ビットワードデータ信号 401 ゲート 402 ラッチ 403 デコーダ 404 ラッチ 405 微分回路 406 シフタ

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 各アドレスにデータを保存するアドレス
    空間を有し、該アドレス空間の所定のアドレスの該デー
    タにアクセスする少なくとも1つのスレーブユニット
    と、前記アドレス空間の所定のアドレスを指定すべく前
    記スレーブユニットにアドレス指定信号を送出するアド
    レス指定手段、及び該所定のアドレスに対してデータの
    転送を指示すべく前記スレーブユニットにデータ転送指
    示信号を送出するデータ転送指示手段を有するマスター
    ユニットと、前記データ転送信号送出用として前記マス
    ターユニットと前記少なくとも1つのスレーブユニット
    とを接続するデータ転送信号送出経路と、前記アドレス
    指定信号送出用として前記マスターユニットと前記少な
    くとも1つのスレーブユニットとを接続するアドレス指
    定信号送出経路とを備えることを特徴とするバス接続に
    よるデバイス装置。
  2. 【請求項2】 前記スレーブユニットは複数ビットから
    なるバス形式により前記データへのアクセスを行うこと
    を特徴とする請求項1記載のバス接続によるデバイス装
    置。
  3. 【請求項3】 前記アドレス指定手段はシリアルデータ
    方式により前記所定のアドレスを指定することを特徴と
    する請求項1又は2記載のバス接続によるデバイス装
    置。
  4. 【請求項4】 前記アドレス指定手段は前記スレーブユ
    ニットが前記アクセス中でも前記所定のアドレスを指定
    することができることを特徴とする請求項1から3のい
    ずれか1項記載のバス接続によるデバイス装置。
  5. 【請求項5】 前記アドレス指定手段は前記アドレス指
    定信号をMSBから順に前記スレーブユニットに送出す
    ることを特徴とする請求項1から4のいずれか1項記載
    のバス接続によるデバイス装置。
  6. 【請求項6】 前記少なくとも1つのスレーブユニット
    は前記アドレス指定手段により送出されるアドレス指定
    信号を逐次比較することにより指定されるアドレスを取
    得することを特徴とする請求項1から5のいずれか1項
    記載のバス接続によるデバイス装置。
  7. 【請求項7】 前記アドレス指定手段は、シリアルデー
    タ方式により指定される所定のアドレスのデータが、転
    送すべき桁のビット以降がすべてLSBまで同一である
    場合、当該ビット以降の前記アドレス指定信号の送出を
    省略するように構成されていることを特徴とする請求項
    1から6のいずれか1項記載のバス接続によるデバイス
    装置。
  8. 【請求項8】 前記アドレス指定手段及び前記データア
    クセス手段の少なくとも一方は、クロック信号に同期し
    て作動することを特徴とする請求項1から7のいずれか
    1項記載のバス接続によるデバイス装置。
  9. 【請求項9】 前記データアクセス手段は、前記アドレ
    ス指定手段により指定された前記所定のアドレスから始
    まる連続するアドレスに対して前記データへのアクセス
    を行うことを特徴とする請求項1から8のいずれか1項
    記載のバス接続によるデバイス装置。
  10. 【請求項10】 前記アドレス指定手段は、前記所定の
    アドレスの指定に加えて、前記少なくとも1つのスレー
    ブユニット側の設定に関わる動作に関する情報を指定す
    ることができることを特徴とする請求項1から9のいず
    れか1項記載のバス接続によるデバイス装置。
  11. 【請求項11】 各アドレスにデータを保存するアドレ
    ス空間を有し、該アドレス空間の所定のアドレスの該デ
    ータにアクセスする少なくとも1つのスレーブユニット
    と、前記アドレス空間の所定のアドレスを指定すべく前
    記スレーブユニットにアドレス指定信号を送出するアド
    レス指定手段、及び該所定のアドレスに対してデータの
    転送を指示すべく前記スレーブユニットにデータ転送指
    示信号を送出するデータ転送指示手段を有するマスター
    ユニットとを接続する、デバイス装置の接続方法におい
    て、前記データ転送信号送出用として前記マスターユニ
    ットと前記少なくとも1つのスレーブユニットとデータ
    転送信号送出経路で接続し、前記アドレス指定信号送出
    用として前記マスターユニットと前記少なくとも1つの
    スレーブユニットとをアドレス指定信号送出経路を介し
    て接続することを特徴とするデバイス装置の接続方法。
  12. 【請求項12】 前記スレーブユニットは複数ビットか
    らなるバス形式により前記データへのアクセスを行うこ
    とを特徴とする請求項11記載のデバイス装置の接続方
    法。
  13. 【請求項13】 前記アドレス指定手段はシリアルデー
    タ方式により前記所定のアドレスを指定することを特徴
    とする請求項11又は12記載のデバイス装置の接続方
    法。
  14. 【請求項14】 前記アドレス指定手段は前記スレーブ
    ユニットが前記アクセス中でも前記所定のアドレスを指
    定することができることを特徴とする請求項11から1
    3のいずれか1項記載のデバイス装置の接続方法。
  15. 【請求項15】 前記アドレス指定手段は前記アドレス
    指定信号をMSBから順に前記スレーブユニットに送出
    することを特徴とする請求項11から14のいずれか1
    項記載のデバイス装置の接続方法。
  16. 【請求項16】 前記少なくとも1つのスレーブユニッ
    トは前記アドレス指定手段により送出されるアドレス指
    定信号を逐次比較することにより指定されるアドレスを
    取得することを特徴とする請求項11から15のいずれ
    か1項記載のデバイス装置の接続方法。
  17. 【請求項17】 前記アドレス指定手段は、シリアルデ
    ータ方式により指定される所定のアドレスのデータが、
    転送すべき桁のビット以降がすべてLSBまで同一であ
    る場合、当該ビット以降の前記アドレス指定信号の送出
    を省略するように構成されていることを特徴とする請求
    項11から16のいずれか1項記載のデバイス装置の接
    続方法。
  18. 【請求項18】 前記アドレス指定手段及び前記データ
    アクセス手段の少なくとも一方は、クロック信号に同期
    して作動することを特徴とする請求項11から17のい
    ずれか1項記載のデバイス装置の接続方法。
  19. 【請求項19】 前記データアクセス手段は、前記アド
    レス指定手段により指定された前記所定のアドレスから
    始まる連続するアドレスに対して前記データへのアクセ
    スを行うことを特徴とする請求項11から18のいずれ
    か1項記載のデバイス装置の接続方法。
  20. 【請求項20】 前記アドレス指定手段は、前記所定の
    アドレスの指定に加えて、前記少なくとも1つのスレー
    ブユニット側の設定に関わる動作に関する情報を指定す
    ることができることを特徴とする請求項11から19の
    いずれか1項記載のデバイス装置の接続方法。
JP15397698A 1998-05-19 1998-05-19 バス接続によるデバイス装置及びその接続方法 Pending JPH11328103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15397698A JPH11328103A (ja) 1998-05-19 1998-05-19 バス接続によるデバイス装置及びその接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15397698A JPH11328103A (ja) 1998-05-19 1998-05-19 バス接続によるデバイス装置及びその接続方法

Publications (1)

Publication Number Publication Date
JPH11328103A true JPH11328103A (ja) 1999-11-30

Family

ID=15574203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15397698A Pending JPH11328103A (ja) 1998-05-19 1998-05-19 バス接続によるデバイス装置及びその接続方法

Country Status (1)

Country Link
JP (1) JPH11328103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217511A (ja) * 2008-03-10 2009-09-24 Canon Inc 共有バス制御装置及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217511A (ja) * 2008-03-10 2009-09-24 Canon Inc 共有バス制御装置及びその制御方法

Similar Documents

Publication Publication Date Title
KR0157924B1 (ko) 데이타 전송 시스템 및 그 방법
JPH0652102A (ja) データ転送装置
JPH11328103A (ja) バス接続によるデバイス装置及びその接続方法
US6483753B1 (en) Endianess independent memory interface
JP3909509B2 (ja) シリアルインタフェース回路
JP3487498B2 (ja) データ転送方法
JP3357243B2 (ja) 画像処理装置における設定データ変更装置
JPH10214220A (ja) 集積回路
JPH08149160A (ja) データ受信装置
JP2003057305A (ja) 半導体試験装置
JP3921407B2 (ja) データ転送におけるデータ監視システムおよびデータ監視方法
JP2864238B2 (ja) Atmセル発生装置
WO2021089303A1 (en) Protocol translator module system and method using said protocol translator module system
JP2521535B2 (ja) デ―タ転送回路
KR0174652B1 (ko) 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치
JPS61262870A (ja) バス制御方式
JPH0784932A (ja) データ転送制御装置及び方法
JPH09214565A (ja) データ送信装置およびデータ受信装置
JPH07319592A (ja) データ入出力制御方式
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JPH0635841A (ja) バス制御装置
JPH11224145A (ja) インターフェイス装置
JPH0279149A (ja) 記録装置のデータ転送方式
JPH01103757A (ja) データ転送装置
JPH10269137A (ja) メモリ・システム及びデータ処理システム