JPH0215355A - コンピュータ表示システム - Google Patents

コンピュータ表示システム

Info

Publication number
JPH0215355A
JPH0215355A JP16487788A JP16487788A JPH0215355A JP H0215355 A JPH0215355 A JP H0215355A JP 16487788 A JP16487788 A JP 16487788A JP 16487788 A JP16487788 A JP 16487788A JP H0215355 A JPH0215355 A JP H0215355A
Authority
JP
Japan
Prior art keywords
data
disk device
processor
display system
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16487788A
Other languages
English (en)
Inventor
Takahiko Yamamuro
孝彦 山室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16487788A priority Critical patent/JPH0215355A/ja
Publication of JPH0215355A publication Critical patent/JPH0215355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主コンピュータとインテリジェント表示装
置とのデータの受は渡しを迅速にするコンピュータ表示
システムに関する。
〔従来の技術〕
第2図は従来のコンピュータ表示システムを示すブロッ
ク接続図であり、図において、(A)は主コンピュータ
で、各種のデータ処理を実行するポストマイクロプロセ
ッサ1、データ転送を高速で行うダイレクトメモリアク
セスコントローラ(以下、DMACという)2、データ
を一時記憶するメモリ3およびイメージデータなどの大
量データを記憶するディスク装置4を有する。また、(
B)はインテリジェント表示装置で、ローカルマイクロ
プロセッサ5、主コンピュータ(^)との間でデータの
受は渡しをする2ポートメモリ6、データを一時記憶す
るメモリ7、図形を描画したり、表示タイミングをコン
トロールするグラフィックプロセッサ8、フレームメモ
リ9およびモニタ10を有する。
次に動作について説明する。まず、ディスク装置4に記
憶されているデータをフレームメモリ7に転送しようと
する場合には、ホストマイクロプロセッサ1がDMAC
2とディスク装置4にデータ転送に必要なデータをセッ
トする。
これによって、DMAC2がディスク装置4のデータを
メモリ3に送る。次に、ホストマイクロプロセッサ1は
メモリ3に送られた上記データを2ポートメモリ6へ送
る。一方、ローカルマイクロプロセッサ5は2ポートメ
モリ6に送られたデータを、メモリ7およびグラフィッ
クプロセッサ8を介してフレームメモリ9へ送る。そし
てモニタ10はフレームメモリ9上のデータを必要に応
じ表示する。一般に、インテリジェント表示装置(B)
のメモリ7の容量には限りがあり、ディスク装置4に記
憶されているイメージデータなどの大量データをフレー
ムメモリ9に転送する場合は、上記のデータ転送過程を
何回も繰り返す、なお、フレームメモリ9に描画されて
いるデータをディスク装置4へ転送して格納する場合は
、上記と逆の過程でデータ処理を実行する。
〔発明が解決しようとする課題〕
従来のコンピュータ表示システムは以上のように構成さ
れているので、主コンピュータ(^)内のディスク装置
4とインテリジェント表示装置(B)内のフレームメモ
リ9との間でデータ転送を行う場合、かかるデータ転送
を繰り返し実行しなければならず、従って所定フレーム
のイメージデータの転送および表示を可能とするのに多
大の時間がかかってしまうなどの問題点があった。
尚、近似技術として、三菱電機(株)の三菱インテリジ
ェントデイスプレィモニタGX−640がある。
この発明は上記のような問題点を解消するためになされ
たもので、主コンピュータのディスク装置とインテリジ
ェント表示装置のフレームメモリとの間のデータ転送を
、別途設けたデータバスを通じて高速に行なうことがで
きるコンピュータ表示システムを得ることを目的とする
〔課題を解決するための手段〕
この発明に係るコンピュータ表示システムは、主コンピ
ュータのディスク装置と、インテリジェント表示装置の
グラフィックプロセッサとの間を、データ転送要求時に
閉じられるスイッチを介して直接データを転送するデー
タバスにて接続した構成としたものである。
〔作用〕
この発明におけるディスク装置は、ホストマイクロプロ
セッサによって転送すべきデータがセットされ、データ
転送要求があるとローカルマイクロプロセッサはデータ
転送に必要なデータをグラフィックプロセッサにセット
し、上記ホストマイクロプロセッサのディスク装置から
のデータ転送要求と、上記グラフィックプロセッサから
のデータ転送要求とが一致したとき、データバスのスイ
ッチを閉じて、ディスク装置からグラフィックプロセッ
サへデータを直接転送し、このデータをフレームメモリ
に格納した後、モニタに表示されるようにする。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、11.12は2ポートメモリ6または
グラフィックプロセッサ8を、上記主コンピュータのデ
ータバスに選択的に継ぎ換えるスイッチ、13は直結用
データバスである。なお、このほかの第2図に示したも
のと同一のブロックには同一符号を付して、その重複す
る説明を省略する。
次に動作を説明する。
まず、ディスク装置4に記憶されているデータをフレー
ムメモリ9に転送するにはホストマイクロプロセッサ1
はDMAC2とディスク装置4とに、データ転送に必要
なデータをセットする。つぎに、2ポートメモリ6に今
からデータ転送をはじめるという合図のコマンドを送る
。そうすると、ローカルマイクロプロセッサ5はその合
図をもとに、グラフィックプロセッサ8ヘデータ転送に
必要なデータをセットする0次に、ディスク装置4から
のデータ転送要求とグラフィックプロセッサ8からのデ
ータ転送要求とが一致した時、DMAC2の制御のもと
で、ディスク装置4のデータをグラフィックプロセッサ
8へ直接転送する。また、データバス切換え用のスイッ
チ11.12はグラフィックプロセッサ8からデータ転
送要求が出ると、自動的に接点Nから接点DIIIに切
換わるようになっている。このようにしてグラフィック
プロセッサ8に送られたデータは時間的なロスなしでフ
レームメモリ9へ転送され、必要に応じモニタ10に表
示される。なお、フレームメモリ9のデータをディスク
装置4に格納するために転送する場合も、上記と同様の
手順で実行できる。
〔発明の効果〕
以上のように、この発明によれば、ホストマイクロプロ
セッサのディスク装置とローカルマイクロプロセッサの
グラフィックプロセッサとの間で、新たに結ぶデータバ
ス上のスイッチを介して直接データを転送できるように
構成したので、主コンピュータとインテリジェント表示
装置との間での、大量データの転送が高速にできるもの
が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるコンピュータ表示シ
ステムを示すブロック接続図、第2図は従来のコンピュ
ータ表示システムを示すブロック接続図である。 1はホストマイクロプロセッサ、2はDMAC54はデ
ィスク装置、5はローカルマイクロプロセッサ、6は2
ポートメモリ、8はグラフィックプロセッサ、9はフレ
ームメモリ、10はモニタ、11.12はスイッチ、1
3はデータバス。 なお、図中、同一符号は同一、又は相当部分を示す。 (外2名) 1j:プープハス、

Claims (1)

    【特許請求の範囲】
  1. ホストマイクロプロセッサによってデータ転送に必要な
    データがセットされるディスク装置およびダイレクトメ
    モリアクセス装置を持つた主コンピュータと、この主コ
    ンピュータから送られたデータを受ける2ポートメモリ
    、この2ポートメモリに受けた上記データがローカルマ
    イクロプロセッサによってグラフィックプロセッサを経
    由して書き込まれるフレームメモリおよびこのフレーム
    メモリ上の上記データを表示するモニタを持ったインテ
    リジェント表示装置とを備えたコンピュータ表示システ
    ムにおいて、上記ディスク装置と上記グラフィックプロ
    セッサとの間に、上記データを直接転送するためのデー
    タバスと、上記データの転送要求時に閉じられるスイッ
    チとを設けたことを特徴とするコンピュータ表示システ
    ム。
JP16487788A 1988-07-04 1988-07-04 コンピュータ表示システム Pending JPH0215355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16487788A JPH0215355A (ja) 1988-07-04 1988-07-04 コンピュータ表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16487788A JPH0215355A (ja) 1988-07-04 1988-07-04 コンピュータ表示システム

Publications (1)

Publication Number Publication Date
JPH0215355A true JPH0215355A (ja) 1990-01-19

Family

ID=15801611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16487788A Pending JPH0215355A (ja) 1988-07-04 1988-07-04 コンピュータ表示システム

Country Status (1)

Country Link
JP (1) JPH0215355A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474251A (ja) * 1990-07-16 1992-03-09 Fujitsu Ltd 直列データのインタフェース切換の制御回路
JP2007190819A (ja) * 2006-01-19 2007-08-02 Ricoh Printing Systems Ltd 印字装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474251A (ja) * 1990-07-16 1992-03-09 Fujitsu Ltd 直列データのインタフェース切換の制御回路
JP2007190819A (ja) * 2006-01-19 2007-08-02 Ricoh Printing Systems Ltd 印字装置

Similar Documents

Publication Publication Date Title
JPH02299337A (ja) データ通信制御装置
JPH0215355A (ja) コンピュータ表示システム
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JP2695773B2 (ja) マルチcpu制御方式
JPS61251943A (ja) デ−タ処理装置
JP3206910B2 (ja) Dma転送方法
JPH01116682A (ja) 監視表示装置
JP2001084173A (ja) メモリ装置
JPH03266160A (ja) Dma制御方式
JPS59201153A (ja) スタンドアロン型画像処理システムのホスト接続方式
JPH04276822A (ja) 情報処理装置のレジスタ表示回路
JPH0399317A (ja) 画像処理装置
JPS61193255A (ja) 高速中央処理装置の動作方法
JPH1011351A (ja) コンピュータシステム
JPS61131071A (ja) 画像デ−タ転送インタフエ−スユニツト
JPH03243055A (ja) 画像メモリ制御回路
JPS61133465A (ja) Cpuの切換方法
JPS63163952A (ja) デ−タ転送方式
JPH02287748A (ja) チャネル装置
JPH0614460A (ja) 整定値格納方法
JPS62262104A (ja) プログラマブルコントロ−ラの並列運転制御方式
JPH09305562A (ja) データ転送装置
JPH0581166A (ja) データ転送制御装置および該装置を備えたシステム
JPS63301348A (ja) 外部記憶制御装置
JPS60221846A (ja) 主記憶装置