JPS60221846A - 主記憶装置 - Google Patents

主記憶装置

Info

Publication number
JPS60221846A
JPS60221846A JP59076641A JP7664184A JPS60221846A JP S60221846 A JPS60221846 A JP S60221846A JP 59076641 A JP59076641 A JP 59076641A JP 7664184 A JP7664184 A JP 7664184A JP S60221846 A JPS60221846 A JP S60221846A
Authority
JP
Japan
Prior art keywords
input
main storage
processing unit
output
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59076641A
Other languages
English (en)
Inventor
Hidetoshi Konishi
小西 秀俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59076641A priority Critical patent/JPS60221846A/ja
Publication of JPS60221846A publication Critical patent/JPS60221846A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電子計算機の主記憶装置に係わり、特に、機
能の異なる演算処理装置と入出力処理装置等による同一
の番地に対する同時アクセスがなされても衝突が生じな
いようK、同一番地を複数個有するようにされた主記憶
装置に係わるものである。
〔従来技術〕
従来この種の装置を含む電子計算機システムとして第1
図に示すものがあった。この第1図において、(1)は
システムの運転操作の基本的な制御を行うシステム制御
処理装置、(2)は命令の実行制御、割込み処理等のシ
ステムの中枢となる各種機能を実行する演算処理装置、
(3)はアクセス時間の短い、プログラムやデータを保
持する主記憶装置、(りは主記憶装置(3ンと磁気ディ
スク制御装置(S)との間のデータ転送を制御する入出
力処理装置、(−1−)は入出力処理装置(りの指令に
従い主記憶装置(3)と磁気ディスク装置CA)との間
で前記入出力処理装置(りを経由して行われるデータ転
送を制御する磁気ディスク制御装置、(6)は磁気ディ
スク制御装置(j)の指令のもと、入出力処理装置(り
および前記磁気ディスク制御装置(S)を経由してデー
タ転送を行う磁気ディスク装置である。
次に動作について説明する。7ステム制御処理装[(1
)の指令は入出力処理装置(りを経由して磁気ディスク
制御装置(s) K伝達され、幽該装置の制御によって
磁気ディスク装置(6)より主記憶装置(3)にプログ
ラムが四−ドされる。次いで、主記憶装置(3)にロー
ドされたプログラムが演算処理装置(コ)K読み出され
ると演算処理装置(コ)はそのプログラムに従い演算を
開始し、入出力処理装置(りを経由して磁気ディスク制
御装置(5)に入出力指令を出す。この時演算処理装置
(コ)は磁気ディスク制御装置(3ンが行う入出力動作
のための入出力データ・バッファを主記憶装置(,7)
内に設定する。
演算処理装置(コ)は磁気ディスク制御装置(5)に入
出力指令を出した後、主記憶装置(3)内のプログラム
に従い演算を続ける。一方、磁気ディスク制御装置(j
)は、演算処理装置(コ)からの入出力指令に従い磁気
ディスク装置(6)を起動し、入出力処理装置(りの制
御のもとに主記憶装置(J)との間の入出力データの転
送を開始する。
主記憶装置(3ンは演算処理装置(コ)の演算動作およ
び磁気ディスク制御装置(j)の入出力動作実行中に、
演算処理装置(コ)および入出力処理装置(りからラン
ダムにアクセスを受ける。主記憶装置(3)は演算処理
装置(コ)および入出力処理装置(りからアクセスを受
ける場合、両者からのリクエストについて所定の優先順
位を定め、その優先順位の高いリクエストから受付けを
行い、その後で優先順位の低いリクエストの受付けを行
う。
従来の主記憶装置を含む電子計算機システムは以上のよ
うに構成され、動作するものであるために、複数の演算
処理装置および入出力処理装置から主記憶装置に同時に
リクエストが出された場合、その中の1個のリクエスト
しか受付けられず他のリクエストが受付けを待たされた
り、また、例えば、処理スピードの異なる演算処理装置
と入出力処理装置が同じ仕事を分担して処理していた場
合、先に処理の終了した処理装置が他の処理装置の処理
が終了するまで待たされたり、仕事を並列処理できずに
直列に処理しなければならない等の欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点な除去するた
めになされたもので、主記憶装置内に同じ番地を複数個
設け、複数の演算処理装置および入出力処理装置等と主
記憶装置との間の情報のやりとりがなされる。ときに同
じ番地であってもリクエストの主記憶上での衝突が起ら
ず、各処理装置固有にその必要な個所占有できる主記憶
装置を提供することを目的としている。
〔発明の実施例〕
以下、この発明の実施例を第2図ないし第グ図について
説明する。先ず第2図において、(7)はシステムの運
転操作の基本的な制御を行うシステム制御処理装置、(
g)は命令の実行制御、割込み処理等のシステムの中枢
となる各種機能を実行する演算処理装置、<9>、Cl
0)は夫々に同一番地が与えられた、アクセス時間の短
い、プログラムやデータを保持する複数セットの主記憶
装置、(11)は主記憶装置の複数のセットの夫々と、
システム制御処理装置(7)、演算処理装置’(g )
および入出力処理装置(12)とを結ぶバス・ラインを
切換制御するメモリーバス切換スイッチ、(t2)は主
記憶装置C9)、Cl0)と磁気ディスク制御装置(1
3)との間のデータ転送を制御する入出力処理装置、(
/、?)は入出力処理装置(lλ)の指令に従い主記憶
装置(?)、(/θンと磁気ディスク装置(llンとの
間で前記入出力処理装置(tコ)を経由して行われるデ
ータ転送を制御する磁気ディスク制御装置、(ハリは磁
気ディスク制御装置(13)の指令のもと、入出力処理
装置(lコ)および前記磁気ディスク制御装置(t3)
を経由してデータ転送を行う磁気ディスク装置である。
また、第3図および第参囚は、この発明の実施例である
同一番地を2セット持った主記憶装置のメモリーマツプ
図である。
次に動作について説明する。当該メモリーバス切換スイ
ッチ(11)は各処理装置から主記憶装置(?)、(1
0)に二重アクセスできるように設定されている。シス
テム制御処理装置(り)の指令は入出力データ[(/、
2)を経由して磁気ディスク制御装置(/、7)K伝達
され、磁気ディスク装置(/ダ)より主記憶装置1tc
9)、Cl0)内の第3図および第グ図で示すプログラ
ム領域に同時にプログラムがロードされる。次いで主記
憶装置(9)にロードされたプログラムが演算処理装置
(f) K読み出されこの演算処理装置(f)はそのプ
ログラムに従い演算を開始し、入出力処理装置(tコン
を経由して磁気ディスク制御装置(13)に入出力指令
を出す。
この時演算処理装置(g)は磁気ディスク制御装置(1
3)が行う入出力動作のため主記憶装置(9)。
(10)内に同時に第3図および第グ図に示す、入出力
データ−バッファと設定する。
演算処理装置(す)は入出力処理装置(lコ)を経由し
て磁気ディスク制御装置(13)に入出力指令を出した
後、直ちにメモリ・バス切換スイッチ(ti)に指令を
出して、第3図で示すようにアクティブなプログラム領
域とイナクティブな入出力バッファとを有する主記憶装
置(り)と演算処理装置(g)とを接続し、イナクティ
ブなプログラム領移とアクティブな入出力バッファを有
する主記憶装置(10)と入出力処理装置(lコ)とを
接続する。
演算処理装置Cg)は前もって磁気ディスク装置(ll
I)から読込まれたイナクティブな入出力バッツァ内の
データを用いて演算を続け、入出力処理装置(12)は
演算処理装置(す)からの入出力指令に従って、磁気デ
ィスク制御装置(13)を経由して磁気ディスク装置(
l#)を起動し、磁気ディスク装置(llI)と主記憶
装置(lθ)との間の入出力データの転送を開始する。
主記憶装置(9)、(10)は演算処理装置CI>と入
出力処理装置(lコ)に対し、同一の番地を割当てられ
ているがそれらは個別のバスで接続され、演算処理装置
 <t>および入出力処理装置(12)との間で別個に
独立したバス・ラインを用いてデータのやりとりを実行
する。主記憶装置C9)、Cl0)は演算処理装置C1
1)および入出力処理装置(/、2)からアクセスされ
る場合、演算処理装置(ざ)のバス・ラインと入出力処
理装置(7,2)のバス・ラインとが分離独立している
ため優先順位を定める必要がな(双方のリクエストを即
座に受付けることが可能である。入出力処理装置(12
)は主記憶装置(10)との間の出力動作が終了すると
その旨を割込みで演算処理装置(ff)に知らせる。演
算処理装置(ざ)はこの終了の報告を受けると、入出力
処理装置(12)の入出力動作のために用意した、今ま
で演算処理装置(g)がアクセスしていた主記憶装置(
9)と、演算処理装置(ざ)が今後処理すべきである、
今まで入出力処理装置(/J)がアクセスしていた主記
憶装置(10)とを交換するために、メ七り・バス切換
スイッチ(11)に指令を出して、バス拳ラインを切換
え、第り図に示すようにイナクティブなプログラム領域
とアクティブな人出力バッファとを有する主記憶装置(
?)と入出力処理装置(12)とを接続し、アクティブ
なプログラム領域とイナクティブな入出力バッファとを
有する主記憶装置(fO)と演算処理装置0>とを接続
する。
なお、上記実施例では2個の人出力バツファが同一番地
を有するコセットの主記憶装置に設けられたものを示し
たが、例えば、3個の人出力バツファが同一番地を有す
る3セツトの主記憶装置に設けられ、1個の演算処理装
置とコ個の入出力装置を別個のメモリ・バスで接続し、
演算および入出力動作を並行的に実行し、演算処理装置
が人出カバソファの切換を制御することにより、速度の
高い処理装置の能力を有効に活用することができる。
〔発明の効果〕
以上説明されたように、この発明によれば、同じ番地が
与えられた複数セットの主記憶装置を用い、目的に応じ
て機能の異なる処理装置と選択的に結合し、当該処理装
置から主記憶装置へのアクセス動作が同一番地に対する
ものでもリクエストの競合が起らず、各処理装置固有に
主記憶装置を占有できる効果がある。
【図面の簡単な説明】
第1図は従来の主記憶装置を含む電子計算機システムを
示す系統図、第一図はこの発明の実施例によるメモリ・
バス切換スイッ7チを付加された主記憶装置を含む電子
計算機システムを示す系統図、第3図および第を図は、
この発明の実施例で用いられた同一番地をコセット持っ
た主記憶装置のメ七す・マツプ図である。 (1)、(7)・・システム制御処理装置、(コ)、C
I)・・演算処理装置、(3)、(?)、(10)・・
主記憶装置、(す、(/コ)・・入出力処理装置、(”
) * (13)・・磁気ディスク制御装置、(4)、
(/す・・磁気ディスク装置、(11)・・メモリ・バ
ス切換スイッチである。 なお、各図中、同一符号は同−又は相当部分を示す。 光1図 旭2図 隼3図 工寵免装置(9) 主に嗅装置(1o)(逢>iど)=
] 7り〒イブ トコ
【下で3 イプクティ丁 焔4図 主記憶1綻置(9) 主tし息装置(10)0主)2ヲ
ど】=] 7クテイ7“ トご【下コヨ イブクチイア゛。 手続補正書(自発) 昭和60!2 、ハ2−〇 特許庁長官殿 1、事件の表示 昭和3?年特許願第 766ダl 号 2、発明の名称 主記憶装置 代表者 片山しへ部 6、補正の内容 明細書をつぎのとおり訂正する。

Claims (1)

    【特許請求の範囲】
  1. 演算処理装置および入出力処理装置を少なくとも含んで
    いる電子計算機のための主記憶装置において、前記主記
    憶装置は同一番地を複数個有するようにされ、前記処理
    装置の一方が前記主記憶装置の所要番地を使用している
    とき、他方の処理装置は同時に前記所要番地と同一番地
    を使用することができるようにされた主記憶装置。
JP59076641A 1984-04-18 1984-04-18 主記憶装置 Pending JPS60221846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59076641A JPS60221846A (ja) 1984-04-18 1984-04-18 主記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59076641A JPS60221846A (ja) 1984-04-18 1984-04-18 主記憶装置

Publications (1)

Publication Number Publication Date
JPS60221846A true JPS60221846A (ja) 1985-11-06

Family

ID=13611005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59076641A Pending JPS60221846A (ja) 1984-04-18 1984-04-18 主記憶装置

Country Status (1)

Country Link
JP (1) JPS60221846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432574B1 (ko) * 1997-06-24 2004-07-30 삼성전자주식회사 커플링을 막기 위한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432574B1 (ko) * 1997-06-24 2004-07-30 삼성전자주식회사 커플링을 막기 위한 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
JPH056223B2 (ja)
JPS60221846A (ja) 主記憶装置
JP2813182B2 (ja) マルチプロセッサコンピュータ複合装置
JPH03137756A (ja) 情報処理装置
JP2705955B2 (ja) 並列情報処理装置
JPS6239792B2 (ja)
JP3982077B2 (ja) マルチプロセッサシステム
JPS63118950A (ja) 情報処理装置
JPH056333A (ja) マルチプロセサシステム
JPS61136159A (ja) シングルチツプマイクロコンピユ−タ
JPH0215152Y2 (ja)
JPS62152064A (ja) シングルチツプマイクロコンピユ−タ
JPH01248264A (ja) システムバス競合制御方式
JPS6240737B2 (ja)
JPH08278939A (ja) データ転送方法及びデータ転送装置
JPH01142962A (ja) データ転送制御方式
JPS61166670A (ja) サ−ビスプロセツサバス切り替え方式
JPS63298465A (ja) デ−タ処理装置
JPH0247751A (ja) チャネル制御方式
JPS63163952A (ja) デ−タ転送方式
JPH03105440A (ja) 共有メモリアクセス方式
JPS61251943A (ja) デ−タ処理装置
JPH0546530A (ja) コンピユーター制御回路
JPH0660045A (ja) マルチプロセッサ形電子計算機
JPS63279359A (ja) マルチcpuのデ−タ受け渡し装置