JPH0351940A - ダイレクトメモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はダイレクトメモリアクセス方式に関し、特に、
ノイマン形マイクロプロセッサに接続されているデータ
メモリと、外部メモリ装置等とのデータｉＥ送構成に適
用して好適なものである。

［従来の技術］ 従来、外部メモリ装置からデータを収り込んで処理し、
必要に応じて処理後のデータを外部メモリ装置に出力す
る情報処理システムとして、ノイマン形マイクロプロセ
ッサが利用されているシステムがある。第２図に従来の
システム構成を示す。

第２図において、ノイマン形マイクロプロセッサ（周辺
制御論理回路を含む）ｔは、プログラムメモリ２に格納
されているプログラムに従い、かつ、必要に応じてデー
タメモリ３及び外部メモリ装置４をアクセスして処理を
行なうものである。

マイクロプロセッサｌが参照するデータメモリ３のデー
タは、例えば、外部メモリ装置４から与えられる。マイ
クロプロセッサｌが処理してデータメモリ３に格納した
データは、必要に応じて外部メモリ装置４に与えられる
。

また、このような外部メモリ装置４からデータメモリ３
に対するデータ転送、及び、データメモリ３から外部メ
モリ装置４に対するデータ転送を高速に実行するべく、
マイクロプロセッサｌの管理下でダイレクトメモリアク
セス方式に従って転送制御するダイレクトメモリアクセ
スコントローラ回路（いわゆるＤＭＡＣ）５が設けられ
ている。

なお、マイクロプロセッサ■の内部バスＢｔＪＳは、周
知のように、アドレスバスＡＢ、データバスＤＢ及びコ
ント・ロールバスＣＢから構成されている。

第２図の従来システムにおいて、外部メモリ装置４とデ
ータメモリ３とのダイレクトメモリアクセス方式に従う
データ転送は、以下のようにしてなされる。なお、この
従来例の場合、かかるデータ転送に対する要求は外部メ
モリ装置４が出力するものとして説明する。

外部メモリ装置４がデータ転送の要求事象を発生すると
、ダイレクトメモリアクセスコントローラ回路５は、そ
の転送要求を認知し、マイクロプロセッサｌに対してバ
ス開放要求を送出する。この信号を受けると、マイクロ
プロセッサ１は、通常、実行中のマシンサイクルの最終
ステートサイクルを終了後、バスＡＢ−ＣＢを開放（フ
ローチイング状態）し、ダイレクトメモリアクセスコン
トローラ回路５に対してバス開放通知信号を送出する。

これにより、ダイレクトメモリアクセスコントローラ回
路５側にバス制御権が移行し、予め設定済の転送先及び
転送元アドレスに基づき、また、転送データ数に基づき
、データメモリ３と外部メモリ４との間でダイレクトな
転送を実行させる。

なお、データ転送中は、通常、マイクロプロセッサｌは
停止状態となっているが、データ転送が終了してダイレ
クトメモリアクセスコントローラ回路５がバス開放要求
信号を有意でなくしたときにこの停止状態は解除される
。

［発明が解決しようとする課題］ しかしながら、上述の従来システムでは、ダイレクトメ
モリアクセスコントローラ回路５がデータ転送を実行さ
せるので、マイクロプロセッサ１の命令に基づいて転送
する場合に比べて転送動作が高速に実行されるが、転送
中、マイクロプロセッサ１の命令処理動作が停止される
ため、システムの全体的な時間で見ると、かなり処理能
力が低下しており、改善の余地がある。

本発明は、以上の点を考慮してなされたものであ、り、
ノイマン形マイクロプロセッサの処理を停止させること
なく、データメモリ及び外部装置間で高速にデータ転送
を実行させることができるダイレクトメモリアクセス方
式を提供しようとするものである。

［課題を解決するための手段］ かかる課題を解決するため、本発明においては、ノイマ
ン形マイクロプロセッサと、このマイクロプロセッサが
主導権を持っているアドレスバス、データバス及びコン
トロールバスに接続されている、プログラムメモリと、
データメモリと、外部入出力装置と、ダイレクトメモリ
アクセスコントローラ回路とを備え、データメモリと外
部装置との間でのデータ転送を、ダイレクトメモリアク
セスコントローラ回路が制御するダイレクトメモリアク
セス方式に、以下の回路を設け、また、ダイレクトメモ
リアクセスコントローラ回路が以下のように制御するよ
うにしたものである。

すなわち、マイクロプロセッサがプログラムメモリをア
クセスしているときに、マイクロプロセッサと、データ
メモリ、外部装置及びダイレク１・メモリアクセスコン
トローラ回路とのアドレスバス及びデータバスの接続を
切り離すバス切離し回路と、マイクロプロセッサがデー
タメモリ及び外部装置を制御するためのコントロールバ
スとダイレクトメモリアクセスコンｌ・ローラ回路がデ
ータメモリ及び外部装置を制御するためのコントロール
バスとを切り替えるコントロールバス切替回路とを設け
た。

また、ダイレクトメモリアクセスコントローラ回路が、
マイクロプロセッサがプログラムメモリをアクセスして
いるときに、マイクロプロセッサから予め与えられてい
る転送情報に基づいて、データメモリと外部装置との間
でのデータ転送を実行させるようにした。

［作用］ バス切離し回路は、コントロールバスを介した命令フエ
ツチ信号に基づいて、マイクロプロセッサがプログラム
メモリをアクセスしていることを検出すると、マイクロ
プロセッサと、データメモリ、外部装置及びダイレクト
メモリアクセスコントローラ回路とのアドレスバス及び
データバスの接続を切り離す。また、コントロールバス
切替回路は、マイクロプロセッサがプログラムメモリを
アクセスしていることを検出すると、データメモリ及び
外部装置を制御するためのコンｌ・ロールバスとして、
ダイレクトメモリアクセスコントローラ回路が制御し得
るコントロールバスに切り替える。従って、ダイレクト
メモリアクセスコン［・ローラ回路が、マイクロプロセ
ッサの処理とは無関係にデータ転送を制御し得る状態に
なる。

この状態において、ダイレクトメモリアクセスコン■一
ローラ回路は、マイクロプロセッサから予め与えられて
いる転送先及び転送元等の転送情報に従い、データメモ
リと外部装置とのデータ転送を、マイクロプロセッサの
制御によらずに直接実行させる。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳述する
。

ここで、第■図はこの実施例の構或を示すブロック図、
第３図はこの実施例によるダイレクトメモリアクセス方
式に従ったデータ転送時の各部タイミングチャートであ
る。

第ｌ図において、ノイマン形マイクロプロセッサ（周辺
制御論理回路を含む）１１は、この実施例においても、
プログラムメモリｌ２に格納されているプログラムに基
づいて、かつ、必要に応じて、データメモリｌ３又は外
部メモリ装置１４をアクセスして処理を実行する。

プログラムメモリ１２は、第１マシンサイクル、すなわ
ち、命令フェッチサイクルにおいて、メモリチップセレ
クト信号及びリード信号が与えられたとき、そのときの
アドレスバスＡＢ上のアドレスが示すエリアから命令を
読出してデータバスＤＢを介してマイクロプロセッサ１
１に出力するものである。

また、データメモリ１３は、メモリチップセレクト信号
及びリード信号が与えられたとき、そのときのアドレス
バスＡＢ上のアドレスが示すエリアからデータを続出し
てデータバスＤＢに出力すると共に、他方、メモリチッ
プセレクト信号及びライト信号が与えられたとき、その
ときのアドレスバスＡＢ上のアドレスが示すエリアにデ
ータバスＤＢ上のデータを記憶するものである。

さらに、外部メモリ装置１４は、外部メモリチップセレ
クト信号及びリード１言号が与えられたとき、そのとき
のアドレスバスＡＢ上のアドレスが示すエリアからデー
タを読出してデータバスＤＢに出力すると共に、他方、
外部メモリチップセレク［・信号及びライト信号が与え
られたとき、そのときのアドレスバスＡＢ上のアドレス
が示すエリアにデータバスＤＢ上のデータを記憶するも
のである。

データメモリ１３及び外部メモリ装置１４に対するチッ
プセレクト信号、リード信号及びライト信号は、この実
施例の場合、マイクロプロセッサ１ｌ又は後述するダイ
レクｌ・メモリアクセスコントローラ回路１５が発生す
るものであり、マイクロプロセッサＬＬ又はダイレクト
メモリアクセスコントローラ回路１５からのこれら信号
が競合して与えられることがないように、２人力ｌ出力
構戒の信号スイッチ回路１６〜２１が設けられている。

ダイレクトメモリアクセスコン１・ローラ回路↑５は、
リード信号、ライト信号、チップセレクト信号、及びデ
ータバスＤＢとで授受するデータに基づいて、マイクロ
プロセッサ１１との間で各種の情報を授受し得るもので
ある。

この実施例におけるダイレクトメモリアクセスコントロ
ーラ回路１５は、ダイレクトメモリアクセス動作のため
に、設定部１５ａ、データメモリ用アドレス発生部１５
ｂ、データメモリ用タイミング発生部１５ｃ、外部メモ
リ装置用アドレス発生部１５ｄ、外部メモリ装置用タイ
ミング発生部１５ｅ等を備えている。

設定部１５ａは、マイクロプロセッサ１１から与えられ
た転送先及び転送元のメモリ情報やアドレス情報や転送
量等を設定して、また、それら情報を更新しながら、デ
ータメモリ用アドレス発生部１５ｂ、データメモリ用タ
イミング発生部１５Ｃ、外部メモリ装置用アドレス発生
部１５ｄ、外部メモリ装置用タイミング発生部１５ｅを
制御してダイレクトメモリアクセス動作を主として制御
するものである。

データメモリ用アドレス発生部１５ｂは、ダイレクトメ
モリアクセス時におけるデータメモリ１３に対するアド
レスを発生するものである。データメモリ用タイミング
発生部１５ｃは、ダイレクトメモリアクセス時における
データメモリ１３に対ずるチップセレクト信号、リード
信号又はライト信号を発生するものである。

外部メモリ装置用アドレス発生部１５ｄは、ダイレクト
メモリアクセス時における外部メモリ装置１４に対する
アドレスを発生するものである。

外部メモリ装置用タイミング発生部１５ｅは、ダイレク
トメモリアクセス時における外部メモリ装置■４に対す
るチップセレクト信号、リード信号又はライト信号を発
生するものである。

この実施例の場合、アドレスバスＡＢは、３ステートバ
ッファ回路２２及びバススイッチ回路２３によって３分
割され得るようになされている。

すなわち、分割された状態では、マイクロプロセッサ１
ｌから出力されたプログラムメモリ１２に対するアドレ
スと、データメモリ用アドレス発生部１５ｂから出力さ
れたデータメモリｌ３に対するアドレスと、外部メモリ
装置用アドレス発生部１５ｄから出力された外部メモリ
装置１４に対するアドレスとが同時に意味を持つ。

また、データバスＤＢは、双方向の３ステートバッファ
回路２４によって２分割され得るようになされている。

すなわち、分割された状態では、マイクロ１ロセッサ１
１はプログラムメモリｌ２に対してだけデータ授受が可
能であり、他の部分とはデータ転送ができない状態とな
る。この分割状態でもデータメモリ１３及び外部メモリ
装置ｌ４間でのデータバスＤＢを介したデータ転送は可
能である。

このような３ステートバッファ回路２２、２４、バスス
イッチ回路２３、及び、上述した信号スイッチ回路１６
〜２目よ、ダイレクトメモリアクセスコントローラ回路
１５から出力される切換制御信号によって状態が変更さ
れる。

ダイレクトメモリアクセスコントローラ回路ｌ５は、ダ
イレクトメモリアクセスモードが設定されている場合で
あって、命令フェッチ信号が有意になっている間だけ有
意な切換制御信号を出力する。３ステートバッファ回路
２２及び゛２４は、切換制御信号が有意な場合には、フ
ローティング状態、すなわち、切り離し状態にする。バ
ススイッチ回路２３、信号スイッチ回路１６〜２１は、
切換制御信号が有意な場合には開放動作する。

なお、この実施例のダイレクトメモリアクセスコントロ
ーラ回ｆｆｌ　１　５は、予め、マイクロプロセッサ１
ｌの命令によりＤＭＡ要求ステータス信号、転送先及び
転送元アドレス、転送量信号等の信号を受信して転送準
備を行なう。データ転送事象が発生した場合、命令フェ
ッチ信号が有意となった期間だけダイレクトメモリアク
セスコントローラ回路１５の制御動作でデータメモリ１
３と外部メモリ装置■４との間でデータ転送動作を実行
させる。すなわち、データ転送動作にマイクロプロセッ
サ１１は一切関与しない。

次に、例えば、外部メモリ装置■４からデータメモリ１
３にダイレクトメモリアクセス方式によってデータを転
送する場合について、その動作を説明する。

外部メモリ装置１４からデータメモリ１３へのデータ転
送要求事象が発生すると、マイクロプロセッサ１１は、
プログラムモードで、ダイレクトメモリアクセスコント
ローラ回路１５に対してチップセレクト信号、ライト信
号を与えると共に、外部メモリ装置１４からの取出し先
アドレスやデータメモリ１３の格納先アドレスや転送デ
ータ数やアドレスのアップダウン等を指示するデータを
データバスＤＢを介して与えて設定する。これにより、
転送が可能な状態となる。

第３図は、これ以降のこの実施例によるデータ転送の際
の各部タイミングチャートを示すものである。ノイマン
型マイクロプロセッサ１１は、第３図（Ａ）に示すシス
テムクロツク信号ＣＫに同期して、ｌサイクル命令の始
めに第ｌマシンサイクル（Ｍｌサイクル〉であることを
示す第３図（Ｃ）に示す命令フエツチ信号を出力する。

勿論、マイクロプロセッサ１１は、この命令フエツチ信
号の送出とほぼ同時にプログラムメモリｌ２に対して第
３図（Ｂ）に示すリードアドレス及び第３図（Ｄ）に示
す命令コードリードを送出する。これにより、プログラ
ムメモリｌ２から命令コードが出力される。なお、この
タイミングでは、３ステーｌ・バッファ回路２２及び２
４によってバスＡＢ及びＤＢはマイクロプロセッサｌＬ
側とダイレクＩ・メモリアクセスコントローラ回路１５
側とで切り離されている（第３図（Ｅ）参照〉。

ダイレクトメモリアクセスコントローラ回路■５は、命
令フェッチ信号が有意になると、第３図（Ｅ）に示す切
換制御信号を有意としてバスＡＢ、ＤＢの切り離し及び
信号スイッチ回路１６〜２１のダイレクトメモリアクセ
スコントローラ回１ｉ’ｌｌ５側への接続を実行させる
。ほぼ同時に、外部メモリ装置１４に対して第３図（Ｆ
）に示す続出しアドレス信号及び第３図（Ｇ）に示すチ
ップセレクト信号を送出し、データメモリｔ３に対して
第３図（Ｉ）に示す書込アドレス信号及び第３図（Ｊ）
に示すチップセレクト信号を送出する。なお、バススイ
ッチ回路２３によってアドレスバスＡＢが分割されてい
るので、データメモリ１３及び外部メモリ装置１４に対
してアドレスを同時に与えることができる。次に、ダイ
レクトメモリアクセスコントローラ回路ｌ５は、外部メ
モリ装置１４に対して第３図（Ｈ）に示すリード信号を
送出し、これにより外部メモリ装置ｌ４の該当するアド
レスに格納されているデータがデータバスＤＢ上に確定
したとき、データメモリ１３に対して第３図（Ｋ）に示
すライト信号を送出する。

このようなデータ転送が終了したとき、ダイレクトメモ
リアクセスコントローラ回路ｌ５は、予め設定されたモ
ードによって続出しアドレス及び書込アドレスを更新す
る。

このような転送動作は、第３図に示すように、第ｌマシ
ンサイクル内で全て終了し、次のマシンサイクルの開始
時には、信号スイッチ回路１６〜２ｌのマイクロプロセ
ッサｌｌ測への接続及びバスＡＢ，ＤＢの接続が完了し
てマイクロプロセッサ１１が制御権を持ち得る状態とさ
れる。

かくして、この命令フェッチサイクルでのダイレク１−
メモリアクセス方式に従うデータ転送を終了し、次に、
命令フエツチ信号が有意になるのを待ち受ける。

なお、データメモリ１３から外部メモリ装故１４へのデ
ータ転送もほぼ同様になされるので、説明は省略する。

従って、上述の実施例によれば、命令フェッチサイクル
を利用してダイレクトメモリアクセス方式に従うデータ
転送を行なうようにしたので、この転送中においてもマ
イクロプロセッサｌ１は処理を実行することができ、シ
ステム全体の処理能力を従来に比して高めることができ
る。

勿論、マイクロフ゜ロセッサ１１による命令でデータ転
送を行なう場合に比較すれば、はるかに高速にデータを
転送し得る。

なお、上述の実施例においては、命令フェッチサイクル
を利用したダイレクトメモリアクセス方式に従うデータ
転送を実行できるものを示したが、これに加えて、モー
ド選択によって、マイクロプロセッサの処理を停止させ
て行なう従来のダイレクトメモリアクセス方式に従うデ
ータ転送を実行できるようにしても良い。この場合には
、データの転送量や求められている転送速度に応じてモ
ードを変えてデータを転送することができ、転送モード
の自由度が高まり、ユーザにとって非常に使い易いもの
となる。

また、上述の実旅例においては、切換制御信号をダイレ
クトメモリアクセスコントローラ回路■５が命令フェッ
チ信号に基づいて形成するものを示したが、命令フェッ
チ信号自体を用いるようにしても良い。

さらに、上述の実施例においては、外部装置がメモリ装
置であるものを示したが、入出力装置であっでも良い。

さらにまた、上述では、データ転送要求信号を外部装置
が出力するものを示したが、マイクロプロセッサが出力
するものや、ダイレクＩ・メモリアクセスコントローラ
が出力するものに対しても本発明を適用することができ
る。

［発明の効果］ 以上のように、本発明によれば、命令フェッチ信号が有
意なときにダイレクトメモリアクセス方式に従うデータ
転送を行なうようにしたので、この転送中においてもマ
イクロプロセッサは継続して処理を実行することができ
、システム全体の処理能力を従来に比して一段と高める
ことができる。

【図面の簡単な説明】

第■図は本発明によるダイレクトメモリアクセス方式の
一実施例を示すブロック図、第２図は従来横成を示すブ
ロック図、第３図は上記実施例の各部タイミングチャー
トである。 ■■・・・ノイマン形マイクロプロセッサ、１２・・・
プログラムメモリ、■３・・・データメモリ、ｌ４・・
・外部メモリ装置、ｌ５・・・ダイレクトメモリアクセ
スコントローラ回路、１５ａ・・・設定部、１５ｂ・・
・データメモリ用アドレス発生部、１５ｃ・・・データ
メモリ用タイミング発生部、１５ｄ・・・外部メモリ装
置用アドレス発生部、１５ｅ・・・外部メモリ装置用タ
イミング発生部、１６〜２ｌ・・・信号スイッチ回路、
２２、２４・・・３ステ−１・バッファ回路、２３・・
・バススイッチ＠Ｉ路、ＡＢ・・・アドレスバス、ＤＢ
・・・データバス、ＣＢ・・・コントロールバス。

Claims (1)

1. 【特許請求の範囲】 ノイマン形マイクロプロセッサと、このマイクロプロセ
   ッサが主導権を持っているアドレスバス、データバス及
   びコントロールバスに接続されている、プログラムメモ
   リと、データメモリと、外部入出力装置と、ダイレクト
   メモリアクセスコントローラ回路とを備え、上記データ
   メモリと上記外部装置との間でのデータ転送を、上記ダ
   イレクトメモリアクセスコントローラ回路が制御するダ
   イレクトメモリアクセス方式において、 上記マイクロプロセッサが上記プログラムメモリをアク
   セスしているときに、上記マイクロプロセッサと、上記
   データメモリ、上記外部装置及び上記ダイレクトメモリ
   アクセスコントローラ回路とのアドレスバス及びデータ
   バスの接続を切り離すバス切離し回路と、 上記マイクロプロセッサが上記データメモリ及び上記外
   部装置を制御するためのコントロールバスと、上記ダイ
   レクトメモリアクセスコントローラ回路が上記データメ
   モリ及び上記外部装置を制御するためのコントロールバ
   スとを切り替えるコントロールバス切替回路とを設け、 上記ダイレクトメモリアクセスコントローラ回路が、上
   記マイクロプロセッサが上記プログラムメモリをアクセ
   スしているときに、上記マイクロプロセッサから予め与
   えられている転送情報に基づいて、上記データメモリと
   上記外部装置との間でのデータ転送を実行させることを
   特徴とするダイレクトメモリアクセス方式。