KR100410986B1

KR100410986B1 - 디지털신호프로세서 외부메모리의 억세스제어방법

Info

Publication number: KR100410986B1
Application number: KR10-2001-0000637A
Authority: KR
Inventors: 이형록
Original assignee: 삼성전자주식회사
Priority date: 2001-01-05
Filing date: 2001-01-05
Publication date: 2003-12-18
Also published as: KR20020057544A

Abstract

본 발명은 다수의 디지털신호프로세서(DSP;Digital Signal Processor)중에서 중앙처리장치(CPU)에 의해 특정의 DSP에 연계되는 외부메모리에 대한 억세스를 실행하는 경우 그 CPU에 의한 DSP의 홀드/홀드해제 처리의 시간적인 단축과 부하 경감을 도모하도록 된 디지털신호프로세서 외부메모리의 엑세스제어방법에 관한 것이다.

본 발명의 바람직한 실시예에 따르면, CPU가 다수의 DSP 외부메모리중 데이터의 기록/독출을 위한 DSP를 선택하고 칩선택신호를 출력하면 그 DSP선택신호와 칩선택신호에 기초하여 PLD가 대응하는 DSP에 대한 홀드신호를 발생하여 상기 DSP를 홀드시키고; 상기 PLD에 의한 DSP의 홀드상태에서 상기 CPU가 상기 DSP 외부메모리에 대한 데이터의 독출/기록 억세스를 실행하며; 상기 CPU의 억세스에 대한 소정시간의 경과시점에서 상기 PLD로부터의 버스철수요구신호에 응답하여 상기 CPU가 상기 DSP의 홀드상태를 해제하여 상기 DSP가 중단된 작업을 계속하도록 하게 되며, 상기 DSP의 홀드처리는 상기 PLD의 DSP홀드제어부에서 상기 DSP선택신호와 상기 칩선택신호를 논리처리하여 상기 DSP의 홀드신호를 발생하고, 상기 홀드대상의 DSP는 현재의 처리중인 사이클이 종료되는 시점에서 상기 PLD에 홀드응답신호를 전달하고나서 외부 버스와 제어신호를 하이-임피던스로 변경하는 방식으로 실행된다.

Description

디지털신호프로세서 외부메모리의 억세스제어방법{Method for access controlling of digital sigrnal processor external memory}

본 발명은 디지털신호프로세서 외부메모리의 억세스제어방법에 관한 것으로,보다 상세하게는 고속의 데이터 처리를 위해 디지털신호프로세서(Digital Signal Processor; DSP)를 활용하는 음성신호처리(즉, 압축 등)라든지 데이터의 처리(즉, 압축 등)의 분야에서 중앙처리장치(CPU)와 DSP간에 효율적인 홀드처리 및 그 DSP에 관계된 외부메모리에 대한 효과적인 억세스제어가 가능하도록 된 디지털신호프로세서 외부메모리의 억세스제어방법에 관한 것이다.

주지된 바와 같이, 예컨대 음성/데이터를 고속으로 처리하여 셀룰라폰을 포함하는 통신단말간에 교신되도록 하기 위한 교환기에는 중앙처리장치(CPU)의 제어하에 음성/데이터 처리(즉, 압축 등)를 위한 DSP가 갖추어지게 되는 바, 그 음성/데이터 처리를 위해서는 CPU가 다수의 DSP중에서 특정의 DSP를 선택하여 그 DSP의 작업상태를 일시적으로 홀드시키고서 그 DSP에 대응하는 외부메모리에 그 음성/데이터를 기록하거나 그 외부메모리에 기록된 데이터를 독출하게 된다.

여기서, CPU는 다수의 DSP중에서 선택되는 DSP가 대응하는 외부메모리에 상주하는 프로그램에 기초하여 실행되는 경우 그 CPU는 DSP가 사용하는 외부메모리의 임의의 부분에 대한 데이터의 독출/기록이 불가능하게 된다.

도 1은 종래의 일예에 따른 중앙처리장치의 디지털신호프로세서 외부메모리의 억세스제어방법을 설명하기 위한 모식도로서, 그 구성에 따르면 CPU(10)가 DSP 외부메모리(30)의 임의의 부분에 대한 억세스(즉, 데이터의 독출/기록)가 가능하도록 하기 위해 통상적으로 상기 CPU(10)가 DSP(20)를 잠시 홀드(Hold)시키고나서 상기 DSP 외부메모리(30)의 임의의 메모리영역에 데이터를 독출/기록하는 방식이 고려된다.

상기 CPU(10)는 상기 DSP 외부메모리(30)에 대한 작업을 종료하게 되면 상기 DSP(20)의 홀드(Hold)를 해제하여 그 DSP(20)가 수행중이던 프로그램을 계속 실행하도록 하게 된다.

즉, CPU(10)가 상기 DSP(20)의 DSP 외부메모리(30)에 임의의 데이터를 기록하거나 독출해야 하는 경우 그 CPU(10)는 상기 DSP(20)에 홀드(Hold)신호를 전달하게 되고, 그 DSP(20)는 상기 홀드신호에 대응하여 홀드응답신호(Holdacknowledge; Holda)를 상기 CPU(10)에 전달하고나서 어드레스 버스(Add Bus)라든지 데이터 버스(Data Bus)와 제어신호를 하이-임피던스(Hi-impeadance)상태로 변화시키게 된다(이 경우, 상기 DSP(20)는 외부적으로 Hold상태가 해제될 때까지 재실행은 할 수 없게 된다).

상기 CPU(10)는 상기 DSP(20)로부터 홀드응답신호(Holda)를 수신하는 시점에서부터 상기 DSP 외부메모리(30)에 대한 자유로운 억세스가 가능하게 된다.

그런데, 상기한 도 1의 구성에서는 상기 DSP(20)가 대응하는 DSP 외부메모리(30)의 메모리 영역을 사용하기 위해 어드레스 버스(Add Bus)와 데이터 버스(Data Bus)를 사용하는 동안에는 상기 CPU(10)가 동일한 어드레스 버스와 데이터 버스를 동시에 사용할 수 없게 되고, 그 때문에 상기 CPU(10)는 상기 DSP(20)에게 임의의 데이터를 전달하기 위해서는 상기 DSP(20)를 잠시 홀드할 수 밖에 없게 된다.

따라서, 상기 CPU(10)가 작업중인 DSP(20)에게 전달해 줄 데이터가 간헐적으로 비교적 빈번하게 발생되면 상기 DSP(20)는 본래의 고속데이터처리의 기능을 제대로 수행할 수 없게 된다.

즉, 상기한 CPU(10)는 상기 DSP 외부메모리(30)를 사용해야하는 경우마다 상기 DSP(20)에 대한 홀드절차를 실행해야만 되기 때문에 CPU(10)와 DSP(20)가 모두 시간적으로 적지 않은 시간을 소비해야만 된다는 문제점이 초래된다.

본 발명은 상기한 종래 기술을 감안하여 이루어진 것으로, CPU에 의해 선택된 억세스대상의 DSP에 대해 PLD가 홀드처리를 실행하고 CPU는 그 홀드된 DSP에 대응하는 DSP 외부메모리에 대한 데이터의 독출/기록이 가능함으로써 CPU에 의한 DSP의 작업중지 요청시간이 단축되면서 DSP는 주어진 작업을 짧은 시간내에 처리할 수 있도록 된 디지털신호프로세서 외부메모리의 억세스제어방법을 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따르면 CPU가 다수의 DSP 외부메모리중 데이터의 기록/독출을 위한 DSP를 선택하고 칩선택신호를 출력하는 단계와, 상기 CPU로부터의 DSP선택신호와 칩선택신호에 기초하여 PLD가 대응하는 DSP에 대한 홀드신호를 발생하여 상기 DSP를 홀드시키는 단계, 상기 PLD에 의한 DSP의 홀드상태에서 상기 CPU가 상기 DSP 외부메모리에 대한 데이터의 독출/기록 억세스를 실행하는 단계, 상기 CPU의 억세스에 대한 소정시간의 경과시점에서 상기 PLD로부터의 버스철수요구신호에 응답하여 상기 CPU가 상기 DSP의 홀드상태를 해제하여 상기 DSP가 중단된 작업을 계속하도록 하는 단계로 이루어진 디지털신호프로세서 외부메모리의 억세스제어방법이 제공된다.

바람직하게, 본 발명에 따르면 상기 DSP의 홀드단계에서는 상기 PLD의 DSP홀드제어부에서 상기 DSP선택신호와 상기 칩선택신호를 논리처리하여 상기 DSP의 홀드신호를 발생하고, 상기 홀드대상의 DSP는 현재의 처리중인 사이클이 종료되는 시점에서 상기 PLD에 홀드응답신호를 전달하고나서 외부 버스와 제어신호를 하이-임피던스로 변경하게 된다.

상기한 본 발명에 따른 디지털신호프로세서 외부메모리의 억세스제어방법에 의하면, 중앙처리장치(CPU)로부터 다수의 DSP중에서 특정한 DSP에 대한 선택이 이루어지면 PLD는 그 DSP를 홀드시키게 되고, 그 DSP로부터 홀드응답신호가 상기 PLD로 전달되면 그 홀드응답신호가 유효한 상태에서 상기 CPU가 어드레스버스와 데이터버스를 통해 상기 DSP에 대응하는 외부메모리에 대한 억세스를 실행하게 된다.

상기 PLD로부터 버스철수 요구신호가 인가되면 상기 CPU는 상기 홀드상태의 DSP에 대한 홀드해제를 실행하여 그 DSP가 중단된 작업을 계속적으로 수행하도록 하게 된다.

도 1은 종래의 일예에 따른 중앙처리장치(Central Processor Unit; CPU)에 의한 디지털신호프로세서 외부메모리의 억세스제어방법을 설명하는 모식도,

도 2는 본 발명의 바람직한 실시예에 따른 디지털신호프로세서 외부메모리의 억세스제어방법을 설명하기 위한 모식도,

도 3은 도 2에 도시된 PLD에 구성된 DSP홀드제어부의 구성예를 나타낸 도면,

도 4는 본 발명에 따른 디지털신호프로세서 외부메모리의 억세스제어방법의 설명에 참조되는 타이밍차트이다.

*도면의 주요부분에 대한 부호의 설명*

10: 중앙처리장치(CPU), 20: 디지털신호처리장치(DSP),

30: DSP 외부메모리, 40: PLD,

42: DSP홀드제어부, 44a∼44n: 낸드게이트회로.

이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 디지털신호프로세서 외부메모리의 억세스제어방법을 구현하는 장치의 블록구성도로서, 그 전체적인 구성은 도 1에 도시된 구성과 유사하지만 PLD(40)는 CPU(10)가 DSP 외부메모리(30)를 억세스하는 경우에 DSP(20)에 대한 홀드/홀드해제를 담당하면서 상기 CPU(10)가 상기 DSP 외부메모리(30)에 데이터를 독출/기록하는 타이밍을 정합시키기 위한 DSP홀드제어부(42)가 더 구비되어 구성된다.

도 3은 상기 PLD(40)의 내부에 구성되는 DSP홀드제어부(42)의 구성을 나타내는 바, 그 DSP홀드제어부(42)는 일단에 특정의 DSP를 선택하기 위한 DSP선택신호(DSP0_SEL∼DSPn_SEL)가 대응적으로 입력되면서 그 타단에는 CPU(10)가 상기 DSP 외부메모리(30)를 독출/기록하는 경우의 칩선택신호를 나타내는 CS(DSP)가 입력되며 그 출력단에서는 상기 DSP선택신호(DSP0_SEL∼DSPn_SEL)와 상기 CS(DSP)의 낸드처리결과에 따라 상기 CPU(10)에 의해 억세스할 DSP의 활성화를 위한 신호(DSP0_En∼DSPn_En)가 출력되는 낸드게이트회로(44a∼44n)로 이루어지게 된다.

상기한 구성의 본 발명에 따른 디지털신호프로세서 외부메모리의 억세스제어방법에 대해 도 4에 도시된 타이밍차트를 참조하여 상세하게 설명한다.

먼저, 상기 CPU(10)에 의해 억세스대상으로 되는 디지털신호프로세서(DSP)에서는 도 4의 c에 도시된 DSP클럭신호(DSP Clock out)를 출력하게 된다.

상기 CPU(10)는 다수의 DSP 외부메모리중에서 억세스대상의 외부메모리를 사용하기 위해 그 DSP 외부메모리를 선택하게 된다(예컨대 도 3에서 DSPn_SEL; 이 플래그는 CPU가 어느 DSP의 외부메모리를 억세스하는지를 나타냄).

상기 CPU(10)가 DSP 외부메모리(30)에 대한 데이터의 독출/기록을 행하게 되면 상기 PLD(40)는 어드레스가 인에이블(Enable)되면서 상기 CPU(10)로부터의 CS(DSP)신호(도 4의 a)를 활용하여 해당하는 DSP(20)에게 홀드신호(Hold)(도 4의 b)를 인가하게 된다.

즉, 상기 CPU(10)가 특정의 DSP 외부메모리(30)에 대한 억세스를 위해 DSP선택신호(DSPn_SEL)와 칩선택신호로서의 CS(DSP)를 제공하게 되면 상기 PLD(40)의 DSP홀드제어부(42)의 각 낸드게이트회로(DSP0∼DSPn)중에서 상기 DSP선택신호에 대응하는 낸드게이트회로에서는 액티브 로우레벨의 DSP홀드신호를 출력하여 대응하는 DSP(20)에 전달하게 된다.

그러면, 상기 선택된 DSP(20)는 현재의 처리중인 사이클이 종료되는 시점에서 홀드응답신호(Holda; 도 4의 d)를 상기 PLD(40)에 전달하고나서 그 외부의 버스와 제어신호를 하이-임피던스상태로 변경하게 된다.

상기 홀드응답신호(Holda)가 유효한 상태에서 상기 CPU(10)의 어드레스 버스(Add Bus)와 데이터 버스(Data Bus)가 활성화되고, 상기 CPU(10)는 임의의 데이터를 상기 선택된 DSP 외부메모리(30)에 독출/기록(도 4의 f와 g 참조)하게 된다.

상기 PLD(40)는 상기 DSP(20)의 클럭신호(도 4의 a)의 대체로 2∼3주기의 경과시점에서 상기 CPU(10)에 대한 버스철수요구신호(Dtack)를 인가하여 상기 CPU(10)가 상기 DSP 외부메모리(30)의 독출 또는 기록에 대한 하나의 사이클을 종료하도록 하게 된다.

이 때, 상기 CPU(10)는 Dtack신호를 수신하는 즉시 상기 DSP(20)에 대한 홀드를 해제하여 그 DSP(20)가 중단된 작업을 계속하도록 하게 되며, 이러한 과정을 적용하게 되면 상기 CPU(10)가 상기 DSP(20)를 홀드하고서 그 DSP(20)에 대응하는 외부메모리(30)를 억세스하는 경우에 비해 단시간내에 DSP 외부메모리(30)를 억세스할 수 있게 되며, 상기 PLD(40)를 개재하여 DSP(20)의 홀드처리를 실행하게 됨에 따라 상기 CPU(10)의 부하도 경감되게 된다.

상기한 바와 같이, 본 발명에 따른 디지털신호프로세서 외부메모리의 억세스제어방법에 의하면, CPU는 단지 억세스대상의 DSP만을 선택하면 PLD에서 그 선택된 DSP에 대한 홀드처리하여 상기 CPU가 그 DSP에 대응하는 외부메모리에 대한 데이터의 독출/기록이 가능하게 됨에 따라 CPU에 의한 DSP의 작업중지 요청시간이 단축되고, 그에 따라 DSP는 주어진 작업를 짧은 시간내에 처리할 수 있게 된다.

따라서, 본 발명은 DSP의 작업중에 CPU가 그 DSP에게 전달해야 할 데이터가 빈번히 발생되는 경우에 적절하게 적용되어 시간적인 단축효과를 달성할 수 있게 된다.

Claims

다수개의 DSP 외부메모리의 억세스 제어방법에 있어서,

CPU가 다수의 DSP 외부메모리중 데이터의 기록/독출을 위한 DSP를 선택하고 칩선택신호를 출력하는 단계와,

상기 CPU가 DSP 선택신호를 PLD에게 인가 후 상기 DSP 외부메모리에 독출/기록 억세스를 실행하면 PLD의 PLD 홀드 제어부에서 DSP 선택 신호와 상기 칩 선택신호를 논리 처리하여 상기 DSP에 홀드신호를 발생하고 CPU가 DSP 외부메모리를 독출/기록하는 단계와,

상기 CPU의 억세스에 대한 소정시간의 경과시점에서 상기 PLD로부터의 버스철수요구신호에 응답하여 상기 CPU가 상기 DSP의 홀드상태를 해제하여 상기 DSP가 중단된 작업을 계속하도록 하는 단계로 이루어지는 것을 특징으로 하는 디지털 신호 프로세서의 외부 메모리의 억세스 제어방법.
제1항에 있어서,

상기 DSP홀드 단계에서, 상기 홀드 대상의 DSP는 현재의 처리중인 사이클이 종료되는 시점에서 상기 PLD에 홀드 응답신호를 전달하고나서 외부 버스와 제어신호를 하이-임피던스로 변경하도록 하는 것을 특징으로 하는 디지털 신호프로세서 외부메모리의 억세스 제어방법.