KR100326175B1 - 동기식전송장치의가변어드레스지정회로및그방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야; 동기식 데이타 전송장치이다.

2. 발명이 해결하려고 하는 기술적 과제; 입력 데이터에 대한 전송속도의 차를 개선한다.

3. 발명의 해결방법의 요지; 연저장부로 인가되는 입출력 데이터의 오버헤드를 판별하는 수단과; 상기 입력데이타의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 전부분 클럭에 동기된 읽기 어드레스를 상기 연저장부에 제공하고, 상기 출력데이터의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 후부분 클럭에 동기된 쓰기 어드레스를 상기 연저장부에 제공하는 수단을 포함한다.

4. 발명의 중요한 용도; 동기식 전송장치 내에서 사용되는 포인터 프로세서에 이용된다.

Description

동기식 전송장치의 가변 어드레스 지정회로 및 그 방법

본 발명은 동기식 전송장치의 어드레스 지정회로에 관한 것으로, 특히 동기식 전송장치에서 사용되는 포인터 프로세서(Pointer Processor)의 연저장부(Elastic Store)의 읽기 어드레스를 조절하여 입/출력 신호의 전송속도 차이 흡수에 대한 마진을 높이고, 연저장부의 크기를 줄여 전송지연을 최소화시키기 위한 회로 및 그 방법에 관한 것이다.

도 1은 종래의 기술에 의한 연저장부의 어드레스 지정 회로도이다. 도 1에서, 참조번호 100, 101은 연저장부이고, 120, 140은 쓰기 데이터 오버헤드 및 읽기 데이타 오버헤드의 입력에 의해 인에이블되어 클럭 WC, RC를 카운트하는 제1 및 제2카운터이다. 그리고, 122, 142는 상기 제1 및 제2카운터 120, 140의 출력에 접속되어 그 출력을 디코딩하는 제1 및 제2디코더이다. 13 및 132는 D형 플립플롭들이며, 134는 리셋 혹은 오버플로우 신호를 논리조합하여 상기 제1 및 제2카운터 120, 140에 로드신호를 제공하는 앤드게이트이다.

도 2는 도 1에 관련된 동작 타이밍도로서, 2A 쓰기 어드레스, 2B 내지 2E는 쓰기 데이타의 오버헤드가 먼저 빠지는 경우의 읽기 어드레스의 위상 변화를 나타낸다. 그리고, 2F 내지 2I는 일기 데이타의 오버헤드가 먼저 빠지는 경우의 읽기 어드레스의 위상 변화를 나타낸 것이다.

도 1에 도시된 연저장부 100, 101들은 초기 상태, 리셋, 버퍼의 오버플로우(overflow)시 리셋이 발생하여 앤드게이트 134의 출력이 "로우"로 되는 경우, 읽어 가는 지점이 중앙으로 고정되어 있다. 따라서, 쓰는 데이터의 오버헤드가 읽는 데이터의 오버헤드보다 먼저 빠지는 경우 쓰기 어드레스가 읽기 어드레스보다 쓰는 데이터의 오버헤드 비트 수만큼 지연되므로 읽는 지점이 중앙에서 앞쪽으로 이동을 하게 되고 다음에는 읽는 데이터의 오버헤드가 빠지게 되므로 읽는 지점은 다시 중앙으로 이동을 하여 위상관계가 도 2의 2B-2E와 같이된다. 이 경우 읽는 지점이 상기 연저장부(100, 101)의 중앙에서 앞쪽으로 동작하기 때문에 입력데이터의 부방향에 대한 전송속도차이를 보상할 수 있는 마진이 작아진다.

반대로, 읽는 데이터의 오버헤드가 쓰는 데이터의 오버헤드보다 먼저 빠지는 경우에는 읽기 어드레스가 읽는 데이터의 오버헤드 만큼 먼저 지연이 되므로 읽는 지점이 중앙에서 뒤쪽으로 이동을 하게 되고 다음에는 쓰는 데이터의 오버 헤드가 빠지게 되므로 읽는 지점은 다시 중앙으로 이동을 하여 읽는 지점은 상기연저장부(100, 101)의 중앙에서 뒤쪽으로 동작하여 위상관계가 도 2의 2F 내지 2I와 같이된다. 따라서, 입력데이터의 정방향에 대한 전송속도 차이를 보상할 수 있는 마진이 작아지는 문제점이 있었다.

따라서 본 발명의 목적은 동기식 전송장치의 포인터 프로세서내의 연저장부에서 연저장부로 입력되는 입,출력 데이터의 오버헤드 타이밍을 판별하여, 읽기 어드레스를 가변적으로 설정하므로써 입력데이터에 대한 전송속도 차이의 흡수 마진을 증대시키며 최소크기의 연저장부의 사용으로 전송지연을 감소시키는데 있다.

이하에서는 본 발명의 바람직한 일 실시예에 따른 방법 및 전체 시스템의 구조가 첨부된 도면을 참조로 하여 상세히 설명되어진다. 이하의 설명에서, 그러한 구조의 유형 등에 대한 상세한 항목들이 본 발명의 보다 철저한 이해들 돕기 위해 설명된다. 그러나, 당해 기술분야에 숙련된 자에게 있어서는 본 발명이 그러한 상세 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 회로의 특징 및 기능들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.

본 발명에 적용되는 시스템의 구조를 설명하기 위한 도시된 도 3을 참조하면, 데이타 입력과 출력 간에는 연저장부 100,101이 있다. 제1 및 제2카운터 120,140은 각기 쓰기 및 읽기 데이타 오버헤드를 카운티 하는 카운터이며, 제1, 제2디코더 122,142에 연결된다. 상기 제1디코더 122의 출력은 16비트이며, 상기 연저장부 100에 제공되는 동시에 일부는 플립플롭 130의 클럭으로 제공된다. 또한, 플립플롭 132의 입력으로서도 제공된다. 상기 제2디코더 142의 출력은 16비트 데이타이며, 상기 연저장부 101에 제공되는 동시에 일부는 상기 플립플롭 132의 클럭으로 제공된다. 여기서, 종래의 회로와는 특징적으로 다른 래치부 150는 상기 쓰기 데이터 오버헤드를 단자 S의 입력으로 수신하고, 상기 앍기 데이터 오버헤드를 단자 R의 입력으로 수신한다. 이러한 도 3의 구성에 따른 동작의 특징을 도 4의 동작 타이밍도를 참조하여 설명하면 다음과 같다.

즉, 종래의 회도로인 도 1에서는 연저장부의 오버플로우나 리셋시에 어드레스를 지정하는 제1 및 제2카운터 120, 140가 항상 쓰기 어드레스는 0, 읽기 어드레스는 8로 시작을 하게끔 되어있으나, 도 3에서는 쓰기 데이터의 오버헤드와 읽기 데이터의 오버헤드가 인가되는 순서에 따라 S-R래치 150의 출력이 변화되어 초기 어드레스를 가변한다.

예를 들어, 쓰기 데이터의 오버헤드가 먼저 들어올 경우는 S-R래치 부 150의 Q출력이 하이가 되어 읽기 어드레스는 "1010" 즉 어드레스 A로부터 시작이 되고, 다음에는 읽기 데이터의 오버헤드가 들어오므로 도 4의 4B 내지 4D와 같은 상태가 된다.

반대의 경우, 읽기 데이터의 오버헤드가 먼저 들어오면 S-R래치의 Q출력이 로우가 되어 읽기 어드레스는 "0110" 즉 어드레스 6으로부터 시작이 되고 다음에는 쓰기 데이터의 오버헤드가 빠져서 들어오므로 도 4의 4F 내지 4I와 같은 상태가 된다.

즉, 도 4는 본 발명에 따른 연저장부의 위상관계를 도시한 것으로서, 종래의 방법에서 처럼 항상 읽는 지점을 연저장부의 중앙 지점에서 시작하도록 읽기, 쓰기 어드레스를 설정하는 것이 아니라, 입력 데이터의 오버헤드가 먼저 빠질 경우는 읽는 지점을 중앙에서 오버헤드 비트수÷2 만큼 뒤에서 시작을 한다. 또한, 출력 데이터의 오버헤드가 먼저 빠질 경우는 읽는 지점을 중앙에서 오버헤드 비트수÷2만큼 앞에서 시작을 하여 데이터를 읽어 가는 지점이 항상 중앙에서 동작하도록 한다.

즉 종래의 방법 도 2에서 보면 2A의 연저장부의 전체크기에서 2B에서 2I까지의 데이터를 읽어 가는 점이 변화하므로 쓰기 데이터의 오버헤드가 먼저 빠졌을 경우(2B-2E)에는 2A와 2C의 차이가 3비트가 나므로 지터마진이 3UI(Unif Interval)가 되고, 읽기 데이터의 오버헤드가 먼저 빠졌을 경우(2F-2I)에는 2A 와 2G의 차이가 3비트가 나므로 지터마진이 또한 3UI가 된다.

그러나 본 발명에 따른 연저장부의 위상관계 도 4를 보면 쓰기 데이터의 오버헤드가 먼저 빠진 경우(4B-4E)와 읽기 데이터의 오버헤드가 먼저 빠진 경우(4F-4I)가 4A의 연저장부의 전체크기와 비교해 볼 때 5비트 차이가 나므로 지터마진이 5UI로 됨을 볼 수 있다.

그러므로, 동기식 전송장치에서 AU3 신호의 최대 오버헤드는 정스터핑바이트 포함하여 4바이트가 빠질 수 있으므로 16바이트 크기의 연저장부로 설계하였을 경우 중앙지점인 어드레스 8이 읽는 지점이 되도록 하지 않고 입력데이터의 오버헤드가 먼저 빠졌을 경우에는 읽는 지점이 어드레스 A가 되도록 초기에 읽기 어드레스를 설정하고 출력데이터의 오버헤드가 먼저 빠질 경우는 어드레스 6이 읽는 지점이 되도록 읽기 어드레스를 설정하는 것이다.

따라서 상기와 같은 본 발명에 따르면, 연저장부의 읽기 어드레스를 가변적으로 조절함에 의해 입출력 신호간의 전송속도차에 대한 흡수 마진을 높이고, 연저장부의 사이즈를 줄여 전송지연을 최소화할 수 있는 효과가 있다.

도 1은 종래의 기술에 의한 연저장부의 어드레스 지정 회로도,

도 2는 도 1에 관련된 동작 타이밍도,

도 3은 본 발명에 따른 연저장부의 가변 어드레스 지정 회로도, 및

도 4는 도 3에 따른 동작 타이밍도 이다.

Claims (4)

1. 동기식 전송장치의 연저장부의 어드레스를 지정하기 위한 회로에 있어서,

   상기 연저장부로 인가될 입출력 데이터의 오버헤드를 검출하는 수단과;

   상기 입력데이타의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 전부분 클럭에 동기된 읽기 어드레스를 상기 연저장부에 제공하고, 상기 출력데이터의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 후 부분 클럭에 동기된 쓰기 어드레스를 상기 연저장부에 제공하는 수단을 포함하는 것을 특징으로 하는 동기식 전송장치의 가변 어드레스 지정회로.
2. 제1항에 있어서, 상기 연저장부에 제공하는 수단은 상기 오버헤드의 인가순서에 따라 가변적으로 어드레스를 지정할 수 있는 플립플롭 소자를 적어도 포함하는 것을 특징으로 하는 동기식 전송장치의 가변 어드레스 지정회로.
3. 제2항에 있어서, 상기 플립플롭은 S-R 플립플롭임을 특징으로 하는 동기식 전송장치의 가변 어드레스 지정회로.
4. 동기식 전송장치의 연저장부의 어드레스를 지정하기 위한 방법에 있어서,

   상기 연저장부로 인가되는 입출력 데이터의 오버헤드를 판별하는 단계와;

   상기 입력 데이타의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 전부분 클릭에 동기된 읽기 어드레스를 상기 연저장부에 제공하고, 상기 출력데이터의 상기 오버헤드가 검출될 경우에, 상기 오버헤드의 판별된 비트수의 절반이 되는 후 부분 클럭에 동기된 쓰기 어드레스를 상기 연저장부에 제공하는 단계를 가짐을 특징으로 하는 동기식 전송장치의 가변 어드레스 지정 방법.