SU1053143A1 - Устройство управлени накопител ми на магнитных дисках - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ НАКОПИТЕЛЯМИ НА МАГНИТНЫХ ДИСКАХ , содержащее первый регистр, вход которого  вл етс  входом устройства, а первый выход через первый дешифратор соединен с первым входом первого элемента И, выход которого подключен к первому входу . блока управлени  накопител ми, соединенного выходом с первым входом блока усилителей , первый выход последнего подключен к первому входу блока формировани  и поиска сигналов записи, соединенного первым выходом с вторым входом блока усилителей , второй выход которого подключен к первым входам установки в «О первого счетчика, первого и второго триггеров, выход первого триггера соединен с одним входом первого элемента ИЛИ и с вторым входом блока управлени  накопител ми, а также с вторым входом блока формировани  и поиска сигналов записи, выход второго триггера соединен с третьим входом блока управлени  накопител ми и с другим входом первого элемента ИЛИ, выход которого соединен с первыми входами с второго по п тый элементов И и первой сборки элементов И, выход которой подключен к первому входу коммутатора, выход которого соединен с третьим входом блока формировани  и поиска сигналов записи, второй и третий выходы которого соединены с первым и вторьш входами шестого элемента И соответственно; а четвертый выход - с вторьш вхо- , дом установки в «О первого счетчика, выходом соединенного с входом второго дешифратора , а счетным входом - с выходом седьмого элемента И, первый вход последнего соединен с выходом третьего триггера, первый вход установки в «1 которого подключен к выходу второго элемента И, а второй вход установки в «1 - к выходу п того элемента И, выход четвертого элемента И соединен с входом установки в «О третьего триггера, второй выход первого регистра через третий дешифратор соединен с третьим входом блока усилителей, третий выход которого соединен с вторым входом первого элемента И, третий выход первого регистра соединен с вторым входом коммутатора и с регистровым входомвторого счетчика, выход которого через четвертый дешифратор соединен с вторым входом второго элемента И, четвертый выход $S первого регистра соединен с третьим дом коммутатора и с четвертым входом блока управлени  накопител ми, п тый выход первого регистра соединен с четвертым входом коммутатора и с п тым входом блока управлени  накопител ми, выход восьмого элемента И соединен со счетным входом формировател  контрольной суммы, выход которого соединен с вторым входом первой сборки элементов И, управл юш.ий вход коммутатора, четвертый вход блока формировани  и поиска сигналов записи, вторые ел входы третьего, четвертого и п того элеменсо тов И, третий вход первой сборки элементов И, первый вход восьмого элемента И, вторые входы установки в «О первого и второго триггеров, вход установки в «1 второго со триггера, вход установки «О формировател  контрольной суммы, третий вход установки в «О первого счетчика соединены с соответствуюш ,ими выходами второго дешифратора , третьи входы первого, второго, третьего , четвертого и п того элементов И, второй вход седьмого элемента И, шестой вход блока управлени  накопител ми соединены с п тым выходом .блока формировани  и поиска сигналов записи, второй и третий вхо

Description

ды устройства соединены с п тым входом коммутатора и с четвертым входом блока усилителей соответственно, четвертый выход блока усилителей  вл етс  первым выходом устройства, шестой выход первого регистра соединен с п тым входом блока формировани  и поиска сигналов записи, отличающеес  тем, что, с целью повышени  пропускной способности подсистемы внешней пам ти , в него введены дев тый и дес тый элементы И, п тый дешифратор, втора  сборка элементов И, второй элемент ИЛИ, инвертор , второй регистр, третий счетчик, выход которого соединен с входом п того дешифратора , первый выход которого соединен с первым входом установки в «1 первого триггера, а второй выход - с первыми входами дев того и дес того элементов И, с вторым входом установки в «1 первого триггера и через инвертор с первым входом второй сборки элементов И, выход которой  вл етс  вторым выходом устройства, а второй вход соединен с шестым выходом блока формировани  и поиска сигналов записи, седьмой выход последнего подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, а выход - с вторым входом восьмого элемента И, третий вход которого подключен к выходу первого элемента ИЛИ, второй вход дев того элемента И соединен с четвертым выходом блока формировани  и поиска сигналов записи, а выход - с первым входом второго регистра, второй вход которого соединен с выходом дес того элемента И, а выход  вл етс  третьим выходом устройства, счетный вход и вход установки в «О третьего счетчика соединены с п тым и вторым выходами блока усилителей, соответственно, второй вход дес того элемента И и третьи входы дев того элемента И и второй сборки элементов И подключены к соответствующим выходам второго дешифратора .

Изобретение относитс  к вычислительной технике и может быть использовано при построении внешней пам ти высокопроизводительных вычислительных систем. Известно устройство, содержашее соединенные определенным образом регистр команд , блок центрального управлени , блок выдачи состо ни , блок записи-чтени , блок выборки накопител , блок управлени  накопител ми и блок усилителей 1. Наиболее близким к изобретению  вл етс  устройство, содержащее первый регистру вход которого  вл етс  входом устройства, а первый выход через первый дешифратор соединен с первым входом первого элемента И, выход которого соединен с первым входом блока управлени  накопител ми, выход которого соединен с первым входом блока усилителей, первый выход которого соединен с первым входом блока формировани  и поиска сигналов записи, первый выход которого соединен с вторым входом блока усилителей , второй выход которого соединен с первыми входами установки в «О первого счетчика, первого и второго триггеров, выход первого триггера Соединен с первым входом первого элемента ИЛИ и с вторым входом блока управлени  накопител ми, а также ; вторым входом блока формировани  и поиска сигналов записи, выход второго триггера соединен с третьим входом блока управлени  накопител ми и с вторым входом первого элемента ИЛИ, выход которого соединен с первыми входами элементов И со второго по п тый и первой сборки элементов И, выход которой соединен с первым входом коммутатора, выход которого соединен с третьим входом блока формировани  и поиска сигналов записи, второй и третий выходы которого соединены с первым и вторым входами шестого элемента И соответственно , а четвертый выход - с вторым входом установки в «О первого счетчика, выход которого соединен с входом второго дешифратора , а счетный вход - с выходом седьмого элемента И, первый вход которого соединен с выходом третьего триггера, первый вход установки в «1 которого соединен с выходом второго элемента И, а второй вход установки в «1 - с выходом п того элемента И, выход четвертого элемента И. соединен с входом установки в «О третьего триггера, второй выход первого регистра через третий дешифратор соединен с третьим входом блока усилителей, третий выход которого соединен с вторым входом первого элемента И, третий выход первого регистра соединен с вторым входом коммутатора и с регистровым входом второго счетчика, выход которого через четвертый дешифратор соединен с вторым входом второго элемента И, четвертый выход первого регистра соединен с третьим входом коммутатора и с четвертым входом блока управлени  накопител ми, п тый выход первого регистра соединен с четвертым входом коммутатора и с п тым, входом блока управлени  накопител ми, выход восьмого элемента И соединен со счетным входом формировател  контрольной суммы, выход которого соединен с вторым входом первой сборки элементов И, управл ющий вход коммутатора, четвер тый в.ход блока формировани  и поиска сигналов записи, вторые входы третьего, четвёртого и п того элементов И, rpeTifS вход первой сборки элементов И, первый вход восьмого элемента И, вторые входы установки в «О первого и второго триггеров, вход установки в «I второго триггера, вход установки в «О формировател  контрольной суммы, третий вход установки в «О первого счетчика соединены с соответствующими выходами второго дешифратора, третьи входы первого, второго, третьего, четвертого и п того элементов И, второй вход седьмого элемента И, шестой вход блока управлени  накопител ми соединены с п тым выходом блока формировани  и поиска сигналов записи, второй и третий, входы устройства соединены с п тым входом коммутатора и с четвертым входом блока усилителей соответственно, четвертый выход блока усилителей  вл етс  первым выходом устройства, шестой выход первого регистра соединен с п тым входом блока формировани  и поиска сигналов записи 2. В известных устройствах дл  повышени  достоверности хранимой информации после записи данных на диск выполн етс  их контрольное считывание, заключаюшеес  в подсчете и сравнении контрольного символа с аналогичным сивволом, записанным на диске. При этом считываема  инфор|маци  принимаетс  в канал ввода-вывода по соответствующему командному слову канала, однако не выдаетс  во внутреннюю пам ть вычислительной системы. Недостатком известных устройств  вл етс  низка  пропускна  способность подсистемы внешней пам ти, построенной на основе этих устройств, обусловленна  необходимостью занимать канал ввода-вывода на врем  контрольного считывани , что снижает общую производительность вычислительной системы дл  задач, требующих интенсивного обмена информацией с внешней пам тью. , Целью изобретени   вл етс  повышение пропускной способности подсистемы внешней пам ти. Указанна  цель достигаетс  тем, что в устройство управлени  накопител ми на магнитных дисках, содержащее первый регистр , вход которого  вл етс  входом устройства , а первый выход через первый дешифратор соединен с первым входом первого элемента И, выход которого подключен к первому входу блока управлени  накопител ми , соединенного выходом с первь1м входом -блока усилителей, первый выход последнего подключен к первому входу лока формировани  и поиска сигналов записи, соединенного первым выходом с вторым входом блока усилителей, второй выход которого подключен к первым входам установки в,«О первого счетчика, первого и второго триггеров, выход первого триггера соединен с одним входом первого элемента ИЛИ н с вторым входом блока управлени  накопител ми , а также с вторым входом блока формировани  и поиска сигналов записи, ви.ход второго триггера соединен с третьим входом блока управлени  накопител ми и с другим входом первого элемента ИЛИ, выход которого соединен с первыми входами с второго по п тый элементов И и первой сборки элементов И, выход которой подключен к первому входу коммутатора, выход которого соединен с третьим входом блока формировани  и поиска сигналов записи, второй и третий выходы которого соединены с нсрвым и вторыми входами шестого элемента И соответственно, а четвертый выход - с вторым входом установки в «О первого счотчика , выходом соединенного с входом второго дешифратора, а счетным входом - с выходом седьмого элемента И, первый вход последнего соединен с выводом третьего триггера, первый вход установки в «I которого подключен к выходу второго элемента И, а второй вход установки в «I к выходу п тюго элемента И, выход четвертого элемента И соединен с входом установки в «О третьего триггера, второй выход первого регистра через третий дсчиифратлр соединен с третьим входом блока усилителей , третий выход которого соединен с вторым входом первого элемента И, третий выход первого регистра соединен с вторым входом коммутатора и с регистровым входом второго счетчика, выход которого через четвертый дешифратор соединен с вторым входом второго элемента И, четвертый выход первого регистра соединен с третьим входом коммутатора и с четвертым входом блока управлени  накопител ми, п тый выход первого регистра соединен с четвертым входом коммутатора и с п тым входом блока управлени  накопител ми, выход восьмого элемента И соединен со счетным входом формировател  контрольной суммы, выход которого соединен с вторым входом первой сборки элементов И, управл ющий вход коммутатора, четвертый вход блока формировани  и поиска сигналов записи, вторые входы третьего, четвертого и п того элементов И, третий вход первой сборки элементов И, первый вход восьмого элемента И, вторые входы установки в «О первого и второго триггеров, вход установки в «1 второго триггера, вход установки в «О формировател  контрольной суммы, третий вход установки в «О первого счетчика соединены в соответствующими выходами второго дещифратора , третьи входы первого, второго, третьего, четвертого и п того элементов И, второй вход седьмого элемента И, шестой иход блока управлени  накопител ми соединены с п тыМ выходом блока формировани  и поиска сигналов записи, второй и третий входы устройства соединены с п тым входом коммутатора и с четвертым входом блока усилителей соответственно, четвертый выход блока усилителей  вл етс  первым выходом устройства, шестой выход первого регистра соединен с п тым входом блока формировани  и поиска сигналов записи , введены дев тый и дес тый элементы И, п тый дешифратор, втора  сборка элементов И, второй элемент ИЛИ, инвертор, второй регистр, третий счетчик,выход которого соединен с входом п того дешифратора, первый выход которого соединен с первым входом установки в «1 первого регистра, а второй выход - с первыми входами дев того и дес того элементов И, с вторым входом установки в «1 первого триггера и через инвертор и с первым входом второй сборки элементов И, выход которой  вл етс  вторым выходом устройства, а второй вход соединен с шестым выходом блока формировани  и поиска сигналов записи, седьмой выход последнего подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом шестого элемента Л, а выход - с вторым входом восьмого элемента И, третий вход которого подключен к выходу первого элемента ИЛИ, второй вход дев того элемента И соединен с чет ,,, вертым выходом блока формировани  и овани  V - с пер поиска сигналов записи, а выход - с первым входом второго регистра, второй вход которого соединен с выходом дес того элемента И, а выход  вл етс  третьим выходом устройства, счетный вход и вход установки в .0 третьего счетчика соединены с п тым и вторым выходами блока усилите „ леи соответственно, второй вход дес того элем.ента И и третьи входы дев тогоэлемента И и второй сборки элементов Иподключены к соответствуюшим выходамвторого дешифратора. На фиг. 1 приведена функциональна  схема устройства управлени ;-sHa фиг. 2 - схема блока управлени  накопител ми; на фиг. 3 - схема блока формировани  и поиска сигналов записи; на фиг. 4 - пример реализации разделител  импульсов и блока счета нулей. Устройство (фиг. 1) содержит регистры 1 и 2, дешифраторы 3-7, элементы И 8-17, сборки 18 и 19 элементов И, блок 20 управлени  накопител ми, блок 21 усилителей, блок 22 формировани  и поиска сигнало1 записи, счетчики 23-25, триггеры 26-28, элементы ИЛИ 29 и 30, коммутатор 31, формирователь 32 контрольной суммы и инвертор 33. Блок 20 управлени  накопител ми (фиг. 2) содержит элементы И 34-50, элементы ИЛИ 51-60, счетчик 61, дешифратор 62 и инвертор 63. Блок 22 формировани  и поиска сигналсв записи (фиг. 3) содержит счетный триггер 64, разделитель 65 импульсов. Блок 66 счета нулей, программируемое посто нное запоминающее устройство (ППЗУ) 67, коммутаторы 68 и 69, элемент ИЛИ 70, регистры 71-74, элементы И 75-83, элементы ИЛИ 84 и 85, дешифратор 86, триггеры 87 и 88, формирователь 89 тактов, генератор 90 импульсов, инверторы 91 и 92, схема 93 сравнени . Разделитель 65 импульсов и блок счета нулей (фиг. 4) содержат триггеры 94 и 95, счетчики 96 и 97, дешифраторы 98 и 99, коммутатор 100, регулируемый элемент 101 задержки, счетный триггер 102, элемент ИЛИ 103, элементы И 104 и 105. Формирователь 32 контрольной суммы может быть выполнен в виде счетчика с количеством разр дов, равным количеству разр дов записываемых символов, а формирователь 89 тактов - в виде счетчика с подключенным к нему дешифратором, при „ количество состо ний счетчика равно количеству разр дов в записываемых символах . Остальные узлы устройства обш,еизвестны и могут быть выполнены любым известным способом. Вход регистра 1  вл етс  первым входом устройства, первый выход регистра И ..р дешифратор 3 соединен с первым входом элемента И 8, выход которого соединен с первым входом блока 22, первый выход которого соединен с вторым входом блока 21, второй выход которого соединен с ;; а :;овкТ;То;Ге ;чика 2Ти Гп вьГм и j оо входами установки в «О счетчика 23 и тригп п-г геров 26 и 27, выходы последних соединены с вторым и третьим входами блока 20 и с первым и вторым входами элемента ИЛИ 29 соответственно, выход триггера 26 соединен с вторым входом блока 22, выход элемента ИЛИ 29 соединен с первыми входами элементов И 9-12 и сборки 18 элементов И, выход которой, соединен с первым входом коммутатора 31, выход которого соединен с третьим входом блока 22, второй и третий выходы которого соединены соответственно с первым и вторым входами элемента И 13, а четвертый выход - с вторым входом установки в «О счетчика 23, третий выход 21 соединен с вторым входом элемента И 8, четвертый выход блока 21  вл етс  первым выходом устройства, а п тый выход блока 21 соединен со счетным входом счетчика 25, выход которого соединен с входом дешифратора 7, первый и второй выходы которого соединены с соответствующими входами установки в «1 триггера 26, второй выход дешифратора 7 соединен с первыми входами элементов И 16 и 17 и через инвертор 33 с первым входом сборки 19 элементов И, выход которой  вл етс  вторым выходом устройства, выход элемента И 16 соединен с первым .входом регистра 2, второй вход которого соединен с выходом элемента И 17, а выход регистра 2  вл етс  третьим выходом устройства. Второй выход регистра 1 соединен с третьим входом блока 21, третий выход регистра 1 соединен с вторым входом коммутатора 31 и с регистровым входом счетчика 24, выход которого через дешифратор 6 соединен с вторым входом элемента И 9, которого соединен с первым входом установки в «1 триггера 28, второй вход установки в «1 и вход установки в «О которого соединены соответственно с выходами элементов И 12 и 11, а выход триггера 28 - с первым входом элемента И 14, выход которого соединен со счетным входом счетчика 23, четвертый выход регистра 1 соединен с третьим входом коммутатора 1 и с четвертым входом блока 20, а п тый выход регистра 1 - с п тым входом блока 20 и с четвертым входом коммутатора 31, п тый вход которого  вл етс  вторым входом устройства , четвертый вход блока 21  вл етс  третьим входом устройства, выход элемента И 15 соединен с входом формировател  32, выход которого соединен с вторым входом сборки 18, вторые входы элементов И 10-17, первый вход элемента И 15, третий вход сборки 18, вторые входы установки в «О триггеров 26 и 27, вход установки в«1 триггера 27, четвертый вход блока 22, третий вход установки в«0 счетчика 23, вход установки в «О формировател  32 и управл ющий вход коммутатора 31 соединены с соответствующими выходами дещнфратора 4, третьи входы элементов И 8-12, второй вход элемента И 14, щестой вход блока 20 соединены с п тым выходом блока 22, шестой вход которого соединен с вторым входом сборки 19, третий вход которойсоединен с соответствующим выходом дешифратора 4, седьмой выход блока 22 соединен с первым входом элемента ИЛИ 30, второй вход которого соединен с выходом элемента И 13, а выход - с вторым входом элемента И 15, третий вход которого соединен с выходом элемента ИЛИ 29, второй вход элемента И 16 соединен с четвертым выходом блока 22, третий вход элемента И 16 - с соответствующим выходом дешифратора 4, шестой выход регистра 1 - с п тым входом блока -22. Формат дорожки магнитного диска содержит индексную точку,- служебные пробелы , собственный адрес и один или несколько блоков различной длины, каждый из которых состоит из пол  заголовка и пол  данных. Пробелы служат дл  раЗ: делени  блоков и полей внутри блока р содержат область нулей, область единиц и адресные маркеры (AM). Формат AM предполагает отсутствие первых N синхроимпульсов , данные в AM представлены единицами . При чтении пробела в области нулей производитс  синхронизаци  тракта чтени , область единиц определ ет границы символов на дорожке, а наличие или отсутствие AM определ ет тип пробела (межблочь1ый или внутриблочный). Поиск требуемого блока производитс  по номеру блока, указанному в заголовке, начина  с произвольного места дорожки. При выполнении операции , записи блока сначала выполн етс  поиск предыдущего блока (или собственного адреса , если записываемый блок - первый на дорожке), а затем после межблочного пробела производитс  запись заголовка и пол  данных заданного блока и следующего межблочного пробела. Устройство работает следующим образом. В исходном состо нии все триггеры и счетчики установлены в «О (цепи начальной установки в «О не показаны). От канала через один из входов устройства в регистр 1 команды поступает командное слово записи , в котором содержатс  код команды, номер накопител , номера цилиндра и головки , на которых требуетс  произвести запись, номер предыдущего блока и длина записываемого блока. Синхронизаци  работы устройства во всех режимах, кроме режима чтени , осуществл етс  импульсами , получаемыми с выхода кварцевого генератора 90 импульсов. При этом счетный триггер 64 формирует на единичном и нулевом выходах стробирующие импульсные последовательности, определ ющие позиции . синхроимпульсов и импульсов данных в записываемых символах, а на выходе элемента И,81 формируетс  последовательность импульсов синхронизации (ИМСИ). Высокий уровень с выхода инвертора 92 разрещает работу формировател  89 тактов через элементы И 83 и ИЛИ 85 от ИМСИ. На выходах формировател  89 вырабатываютс  последовательности тактовых импульсов, причем количество этих последовательностей равно количеству разр дов в символах, нанесенных на дорожку. При одном цикле работы формировател  89, приход щемс  на один символ, в каждой последовательности вырабатываетс  по одному импульсу. Если символ имеет, например, восемь р зр дов, то, соответственно, вырабатываетс  восемь последовательностей тактовых импульсов. Устройство предусматривает использование первой, второй, третьей и последней (например , восьмой) последовательностей, по вл ющихс  соответственно на первом. втором, третьем и четвертом выходах формировател  89. Дл  примера рассмотрим запись первого блока на дорожку (в этом случае в поле номера предыдущего блока в командном слове додержатс  нули). Код номера накопител  из регистра 1 поступает через дешифратор 5 в блок 21 усилителей в требуемый накопитель . Кроме того, выделенный код команды с выхода дешифратора 3 при наличии ответного сигнала готовности накопител  к работе из блока 21 пропускает на выход элемента И 8 тактовые импульсы из формировател  89, которые поступают в блок 20 управлени  накопител ми на вход элемента 10 И 34 (фиг. 2). При отсутствии сигнала на последнем выходе дешифратора 63 на элемент И 34 поступает через инвертор 63 сигнал, разрешающий прохождение тактовых импульсов на вход счетчика 61 позиционировани  Продешифрированные положени  счетчика 61 с выхода дешифратора 62 разрешают прохождение тактовых импульсов через элементы И 35-50 и ИЛИ 51-60 в соответствии с интерфейсом «Устройство управлени  - накопитель на сменных маг- 20 нитных дисках (на фиг. 2 показана схемна  реализаци  интерфейса ОСТ4 аШО.304. 005 редакци  1-74 дл  работы с накопител ми на сменных магнитных дисках типа ЕС-5056М). В блок 20 также выдаютс  номера цилиндра и дорожки из регистра 1 и он вырабатывает сигналы, поступающие через блок 21 в выбранный накопитель дл  установки блока головок на заданный цилиндр и включени  нужной головки. После получени  от 30 накопител  (через блок 21) сигнала «Внимание происходит установка в «О триггеров 26, 27 и счетчиков 23,25. На счетный вход счетчика 25 индексов через блок 21 поступает из накопител  сигнал «Индекс, сообшающий о начале дорожки. По сигналу 35 «1 индеко с выхода дешифратора 7 триггер 26 чтени  устанавливаетс  в «Ь и сигналом с выхода через блок 20 переводит накопитель в состо ние чтени , а также через элемент ИЛИ 29 разрешает прохождение 40 тактового импульса через элемент И 12, устанавливающего в «1 триггер 28. Выход триггера 28 разрешает прохождение тактовых импульсов через элемент И 14 на счетный вход счетчика 23 управлени , положени  которого выдел ютс  дешифра- 45 тором 4 и управл ют общей последовательностью работы устройства. Как только счетчик 23 выйдет из нулевого состо ни , прохожде .ние тактовых импульсов через элемент И 12 запрещаетс  вплоть до следую- СА - - - щего нулевого состо ни . Одновременно на вход разделител  65 импульсов блока 22 (фиг. 3 и 4) поступают данные, считываемые с дорожки. В блоке 65 производитс  предварительное разделение считанных синхроимпульсов (СИ) и импульсов данных55 на основании априорно известных вреРегулируемый соотношений. менных формирует на 101 задержки элемент 5 25 выходе импульсную последовательность, задержанную относительно входной на полрвину периода синхросерии. Задержанные импульсы, проход  через элемент ИЛИ 103, объедин ютс  с входными импульсами и образуют последовательность, в которой присутствуют все импульсы без пропусков, хот  во входной и задержанной последовательност х такие пропуски имеютс . Счетный триггер 102, перебрасыва сь по заднему фронту импульсов с выхода элемента ИЛИ 103, обеспечивает прохождение одних импульсов (например, СИ) через элемент И 104, а других (импульсов данных) - через элемент И 105, Однако при этом неизвестно , на каком из выходов блока 65 выдел ютс  СИ, а на каком - данные. Дл  их идентификации в блоке 66 служат счетчики 96 и 97, каждый из которых считает импульсы, идущие с одного из выходов бло « устанавливаетс  в «О импульсами с другого его выхода. Таким образом, счетчики 96 и 97 выполн ют подсчет количества нулей (отсутстви  импульсов) в каждой из последовательностей. Если в одной из них насчитано нулей больше, чем N, что определ етс  дешифраторами 98 и 99, настроенными на состо ни  N+1 счетчиков, и фиксируетс  триггерами 94 или 95, то эта последовательность идентифицируетс  как СИ, а друга  - как данные. При этом триггера 94 и 95 разрешают прохождение идентифицированных последовательностей через коммутатор 100 на соответствующие выходы блока 66. Проход  через коммутатор 69, данные поступают на последовательный вход рерастра 74, а СИ --на сдвиговый вход этого регистра, обеспечива  последовательное его заполнение. В момент заполнени  регистра 74 единицами, определ ющий границу считываемого символа на выходе дешифратора 86 по вл етс  сигнал, который устанавливает в «1 триггер 87 пуска формировател  89 и триггер 88 чтени  AM. При этом сигнал с единичного выхода триггера 87 разрешает работу формировател  89 от СИ, считываемых с дорожки, а низкий уровень с нулеg p выхода триггера 87 запрещает повторное срабатывание триггера 88. Сигнал с единичного выхода триггера 88, поступа  на управл ющий вход коммутатора 69, измен ет его работу во, врем  предполагаемого считывани  AM таким образом, что последовательности СИ и данных на выхо ,Т ж дах коммутатора 69 мен ютс  местами. При этом в регистре 74 формируетс  код, в разр дах которого единицы и нули соответствуют наличию или отсутствию СИ в соответствующих позици х считываемого символа и который служит дл  последующей идентификации AM. В последнем считывании AM триггер 88 устанавливаетс  в «О импульсом с четвертого выхода формировател  89, после чего импульсом с его первого выхода содержимое регистра 74 переписываетс  в регистр 71. Одновременно из ППЗУ 67, в котором хран тс  «образцы служебных символов, по сигналам с одного из входов блока 22 выбираетс  «образец AM, который через коммутатор 68 принимаетс  в регистр 72. Схема 93 производит сравнение содержимого регистров 71 н 72 и вырабатывает сигнал в случае несовпадени  кодов в регистрах на выходе элемента И 75. По этому сигналу устанавливаетс  в «О счетчик 23 и триггеры 94 и 95, и операци  поиска межблочного пробела начинаетс  сначала. При отсутствии ошибки сравнени  межблочный пробел считаетс  найденным. Далее производитс  сравнение номеров цилиндра и головки, «образцы которых выбираютс  из регистра 1 через коммутатор 31, а также других служебных символов, которые могут присутствовать в собственном адресе (СА). Если все символы СА совпадают с соответствующими «образцами (СА найден правильно), то производитс  поиск следующего за СА межблочного пробела, выполн емый аналогично описанному, дл  чего сигналом с выхода элемента ИЛИ 70 устанавливаютс  в «О триггеры 94 и 95. После нахождени  следующего пробела по соответствующему сигналу с выхода дешифратора 4 триггер 26 чтени  устанавливаетс  в «О, а триггер 27 записи - в «1. На вход формировател  89 начинают поступать имей через элемент И 83, разрешенный по одному из входов высоким уровнем с выхода инвертора 92. При этом продолжаетс  прохождение тактовых импульсов на вход счетчика 23. Триггер 27 сигналом с единичного выхода через блоки 20 и 21переводит накопитель в состо ние записи. Записываемые символы из ППЗУ 67 или с одного из входов блока 22 принимаютс  через коммутатор 68 и регистр 73, на сдвиговый вход которого подаютс  ИМСИ. С выхода регистра 73 данные поступают на элементы И 77 и 79 дл  формировани  динных . Сигнал управлени  разрешает работу элементов И 77 и 78 во врем  записи AM, а работу элементов И 79 и 80 - во врем  записи любой-другой информации. При этом наличие или отсутствие синхроимпульсов в записываемом AM определ етс  сигналом на последовательном выходе регистра 73, что позвол ет формировать AM с помощью «о бразца из ППЗУ 67. Стробирующие последовательности с выходов триггера 64 разрешают запись импульсов данных через элементы И 77 и 80, а синхроимпульсов через элементы И 78 и 79. Дл  уменьшени  фазовых искажений при последующих считывани х сформированные данные записи стробируютс  на элементе И 76 импульсной последовательностью с выхода кварцевого генератора 90. Далее импульсы записи поступают через блок 21 в заданный накопитель дл  записи на дорожку. Во врем  начала записи пол  данных, определ емое состо нием дешифратора 4, триггер 28 устанавливаетс  в «О через элемент И 11, работа счетчика 23 останавливаетс  после очередного перебрасывани  и во врем  записи всех символов пол  данных на выходе дешифратора 4 присутствует сигнал У|. По этому сигналу с одного из входов устройства через коммутатор 31 в блок 22 начинает поступать информаци  дл  записи на дорожку. Одновременно эта информаци  в .последовательном коде с выхода элемента И 77, простробированна  импульсами кварцевого генератора 90 на элементе И 13, через элементы ИЛИ 30 и И 15 подаетс  на вход формировател  32, где подсчитываетс  количество импульсов данных (т.е. единиц) в записываемом поле данных. Длина пол  данных блока, записываемого на дорожку, задана в командном слове и из регистра 1 поступает на регистровый вход счетчика 24 длины, счетный вход которого соединен свыходом элемента И 10, на входы которого подаютс  тактовые импульсы Т2, сигнал управлени  у, , определ ющий работу счетчика 24 во врем  записи пол  данных и разрешающий сигнал с выхода элемента ИЛИ 29 (счетчик работает на вычитание). Таким образом, одновременно с подсчетом контрольной суммы уменьшаетс  значение содержимого счетчика 24 и, как только оно достигнет нул , на выходе дешифратора 6 по вл тс  сигнал, который через элемент И 9 устанавливает в «1 триггер 28 и разрешает тем самым продолжение работы счетчика 23. По сигналуУк.е2 сразу после окончани  пол  данных, через сборку 18 элементов И и коммутатор 31 на вход блока 22 поступает сформированна  контрольна  сумма дл  записи на дорожку. После записи очередной служебной информации по сигналу Уе устанавливаютс  в «О счетчик 23 и триггер 27. С приходом очередного сигнала «Индекс на счетный вход счетчика 25 на выходе дешифратора 7 вырабатываетс  сигнал «2 индекс, по которому устанавливаетс  в «Ь триггер 26, перевод щий через блоки 20 и 21 накопитель в состо ние чтени . Дальнейща  работа устройства происходит аналогично режиму чтени  с той лишь разницей, что вместо записи информации производитс  ее контрольное считывание вплоть до сравнени  контрольной суммы, записанной на дорожке, с контрольной суммой , подсчитанной при считывании пол  данных. При этом данные считывани  дл  подсчета контрольной суммы поступают на вход элемента ИЛИ 30 с одного из выходов коммутатора 69 блока 22. В отличие от обычного считывани  информации по команде «Чтение при контрольном считываний выдачи информации в канал не происходит , что обеспечиваетс  закреплением по одному из входов сборки элементов И 19 сигналом «2 индекс через инвертор 33. В случае возникновени  ошибки при контрольном считывании сигнал ошибки с выхода ном считывании t;ni пл,л ишпилп . оетлида элемента И 75 блока 22 через элемент И 16 поступает в регистр 2 слова состо ни  дл  выдачи в канал и прекращени  выполнени  команды. Одновременно производитс  установка в «О счетчика 23. При отсутствии ошибок в процессе контрольного считывани  выдача соответствующего сигнала в регистр 2 и прекращение

А к он а/ у

/у HaMO/7i/mf/ Aff

I-. Ул./

и выполнени  команды производ тс  по сигналу Yj через элемент И 17. По сравнению с базовым образцом, устройство управлени  накопител ми на сменных магнитных дисках типа ЕС-5551) пропускна  способность подсистемы внешней пам ти с использованием предлагаемого решени  повышаетс  в 2 раза в процессе заполнени  внешней пам ти информацией за счет освобождени  канала ввода-вывода - от выполнени  процедуры контрольного считывани . Кроме того, несколько сокра щаетс  загрузка центрального процессора и упрощаетс  операционна  система в части организации контрольного считывани  за счет возложени  функций повторного считывани  и сравнени  контрольного символа на само устройство управлени . ,

1

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ НАКОПИТЕЛЯМИ НА МАГНИТНЫХ ДИСКАХ, содержащее первый регистр, вход которого является входом устройства, а первый выход через первый дешифратор соединен с первым входом первого элемента И, выход которого подключен к первому входу блока управления накопителями, соединенного выходом с первым входом блока усилителей, первый выход последнего подключен к первому входу блока формирования и поиска сигналов записи, соединенного первым выходом с вторым входом блока усилителей, второй выход которого подключен к первым входам установки в «0» первого счетчика, первого и второго триггеров, выход первого триггера соединен с одним входом первого элемента ИЛИ и с вторым входом блока управления накопителями, а также с вторым входом блока формирования и

   - поиска сигналов записи, выход второго триггера соединен с третьим входом блока управления накопителями и с другим входом первого элемента ИЛИ, выход которого сое' динен с первыми входами с второго по пятый элементов И и первой сборки элементов И, выход которой подключен к первому входу коммутатора, выход которого соединен с третьим входом блока формирования и поиска сигналов записи, второй и третий выходы которого соединены с первым и вторым входами шестого элемента Й соответственно; а четвертый выход — с вторым входом установки в «0» первого счетчика, выходом соединенного' с входом второго дешифратора, а счетным входом — с выходом седьмого элемента И, первый вход последнего соединен с выходом третьего триггера, первый вход установки в «1» которого подключен к выходу второго элемента И, а второй вход установки в «1» — к выходу пятого элемента И, выход четвертого элемента И соединен с входом установки в «0» третьего триггера, второй выход первого регистра через третий дешифратор соединен с третьим входом блока усилителей, третий выход которого соединен с вторым входом первого элемента И, третий выход первого регистра соединен с вторым входом коммутатора и с регистровым входом 'второго счетчика, выход которого через четвертый дешифратор соединен с вторым входом второго элемента И, четвертый выход § первого регистра соединен с третьим входом коммутатора и с четвертым входом блока управления накопителями, пятый выход первого регистра соединен с четвертым входом коммутатора й с пятым входом блока управления накопителями, выход восьмого элемента И соединен со счетным входом формирователя контрольной суммы, выход которого соединен с вторым входом первой сборки элементов И, управляющий вход коммутатора, четвертый вход блока формирования и поиска Сигналов записи, вторые входы третьего, четвертого й пятого элементов И, третий вход первой сборки элементов И, первый вход восьмого элемента И, вторые входы установки в «0» первого и второго триггеров, вход установки в «1» второго триггера, вход установки «0» формирователя контрольной суммы, третий вход установки в «0» первого счетчика соединены с соответствующими выходами второго дешифратора, третьи входы первого, второго, третьего, четвертого и пятого элементов И, второй вход седьмого элемента И, шестой вход блока управления накопителями соединены с пятым выходом блока формирования и поиска сигналов записи, второй и третий вхо ды устройства соединены с пятым входом коммутатора и с четвертым входом блока усилителей соответственно, четвертый выход блока усилителей является первым выходом устройства, шестой выход первого регистра соединен с пятым входом блока формирования и поиска сигналов записи, отличающееся тем, что, с целью повышения пропускной способности подсистемы внешней памяти, в него введены девятый и десятый элементы И, пятый дешифратор, вторая сборка элементов И, второй элемент ИЛИ, инвертор, второй регистр, третий счетчик, выход которого соединен с входом пятого дешифратора, первый выход которого соединен с первым входом установки в «1» первого триггера, а второй выход — с первыми входами девятого и десятого элементов И, с вторым входом установки в «1» первого триггера и через инвертор с первым входом второй сборки элементов И, выход которой является вторым выходом устройства, а вто рой вход соединен с шестым выходом блока формирования и поиска сигналов записи, седьмой выход последнего подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, а выход — с вторым входом восьмого элемента И, третий вход которого подключен к выходу первого элемента ИЛИ, второй вход девятого элемента И соединен с четвертым выходом блока формирования и поиска сигналов записи, а выход — с первым входом второго регистра, второй вход которого соединен с выходом десятого элемента И, а выход является третьим выходом устройства, счетный вход и вход установки в «0» третьего счетчика соединены с пятым и вторым выходами блока усилителей, соответственно, второй вход десятого элемента И и третьи входы девятого элемента И и второй сборки элементов И подключены к соответствующим выходам второго дешифратора.