SU1291984A2 - Устройство дл декодировани линейных сверточных кодов - Google Patents
Устройство дл декодировани линейных сверточных кодов Download PDFInfo
- Publication number
- SU1291984A2 SU1291984A2 SU843845068A SU3845068A SU1291984A2 SU 1291984 A2 SU1291984 A2 SU 1291984A2 SU 843845068 A SU843845068 A SU 843845068A SU 3845068 A SU3845068 A SU 3845068A SU 1291984 A2 SU1291984 A2 SU 1291984A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- outputs
- output
- inputs
- block
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Изобретение относитс к вычислительной технике и вл етс усовершенствованием устройства по авт.св. № 492878. Использование изобретени в системах хранени данных и помехоустойчивой передачи информации позвол ет повысить достоверность декодировани . Устройство содержит информационный и синдромный регистры,блок формировани синдромов, блоки формировани проверок, блоки умножени на весовые коэффициенты, пороговые элементы и регистр изменений. Благодар введению формировател контрольных сумм, двух блоков оперативной пам ти, двух элементов И, двух элементов ШШ, блока контрол четности и формировател управл ющих сигналов, выполн ющих функции внешнего декодера, устройство может исправл ть любые дев ть .ошибок вместо п ти. 1 з.п. ф-лы. Зил. (О сл с: 1Ч
Description
Изобретение относитс к вычислительной технике, вл етс усовершенствованием устройства по авт.св. № 492878 и может быть использовано в системах хранени данных и помехоустойчивой передачи информации.
Це ь изобретени - повьшгение достоверности декодировани .
На фиг. 1 приведена функциональна схема устройства; на фиг. 2 - функциональна схема формировател контрольных сумм; на фиг. 3 - алгоритм функционировани процессора.
Устройство дл декодировани линейных сверточных кодов содержит информационный регистр 1, блок 2 формировани синдромов, синдромный регистр 3, блоки 4 формировани проверок , блоки 5 умножени на весовые коэффициенты, пороговые элементы 6, цепи 7 обратной св зи, регистр 8 изменений , информационный и проверочный входы 9 и 10, формирователь 11 контрольных сумм, первый элемент ИЛИ 12,
символы кода исходной информации (ш ,... ,п)2 ) . Они попадают в информационный регистр 1 и затем суммируютс с прин тыми проверочными симвог лами в блоке 2 формировани синдромов , после чего поступают в синдромный регистр 3. Содержимое соответствующих чеек синдромного регистра 3 подаетс в блоки 4 формировани проtO нерок, откуда проверки поступают через блоки 5 умножени на весовые коэффициенты на соответствующие пороговые элементы 6. При поступлении искаженной в канале св зи информации
15 сначала свое решение о прин тых информационных символах выносит порого- вый элемент 6 с минимальным числом проверок, затем другие пороговые элементы 6, пока последний пороговый
20 элемент 6 с полным числом проверок не бынесет окончательного решени . По цеп м 7 обратной св зи с пороговых элементов 6, на которых сумма проверок превышает порог, установпервый 13 и второй 14 блоки оператив- -5 ленный дл каждого данного порОгово- ной пам ти, блок 15 контрол четности, го элемента.6, решение поступает на
синдромный регистр 3, информационный регистр 1 и регистр 8 изменений,производ коррекцию содержимого этих регистров. С выхода информационного регистра 1 откорректированна информаци поступает через элемент ИЛИ 12
формирователь 16 управл ющих сигналов , первый 17 и второй 18 элементы
И, второй элемент ИЛИ 19, выход 20.
Формирователь 11 контрольных сумм (фиг. 2) содержит информационный регистр 21, блок 22 формировани синд- синдромный регистр 23, блок 24 формировани проверок и счетчики 25.
30
в блок 13, а также вместе с проверочными символами кода исходной информаФормирователь 16 управл ющих сигналов j ции на вход формировател 11 контпо своим функци м вл етс типичным универсальным процессором, инициируемым сигналом с инверсного выхода блока 15 контрол частоты, и может быть реализован, например, на основе микропроцессора К589ИК1 при подаче инициирующего сигнала на вход.
Блоки 2 и 22 формировани синдрома осуществл ют суммирование по модулю два определенных информационных и проверочных символов в соответствии с проверочной матрицей используемого кода. Аналогично блоки 4 и 24 формировани проверок осуществл ют суммирование по модулю два различных символов синдрома.
Устройство дл декодировани линейных сверточных кодов работает следующим образом.
Если ощибка обнаружена, то с инНа входы 9 и 10 устройства после- версного выхода блок-а 15 контрол довательно поступают информационные четности сигнал Информаци недосто- символы свёрточного кода (1,...,N), которые вл ютс блоками кода с проверна поступает в формирователь 15 управл ющих сигналов, который по алгоритму (фиг. 3) определ ет наймеверками на четность, и проверочные
символы кода исходной информации (ш ,... ,п)2 ) . Они попадают в информационный регистр 1 и затем суммируютс с прин тыми проверочными символами в блоке 2 формировани синдромов , после чего поступают в синдромный регистр 3. Содержимое соответствующих чеек синдромного регистра 3 подаетс в блоки 4 формировани проO нерок, откуда проверки поступают через блоки 5 умножени на весовые коэффициенты на соответствующие пороговые элементы 6. При поступлении искаженной в канале св зи информации
5 сначала свое решение о прин тых информационных символах выносит порого- вый элемент 6 с минимальным числом проверок, затем другие пороговые элементы 6, пока последний пороговый
0 элемент 6 с полным числом проверок не бынесет окончательного решени . По цеп м 7 обратной св зи с пороговых элементов 6, на которых сумма проверок превышает порог, установ-5 ленный дл каждого данного порОгово- го элемента.6, решение поступает на
30
в блок 13, а также вместе с проверочными символами кода исходной информарольных сумм. .Таким образом, по мере поступлени символов исходной информации из канала происходит декодирование примен емого сообщени и .запись решени в блоки 13 и 14 опера- тинной пам ти. По окончании декодировани информационного блока из N символов по результату его проверки в блоке 15 контрол четности определ етс необходимость дополнительной коррекции блока символов.
Если ошибка не обнаружена, то с пр мого выхода блока 15 контрол четности сигнал Информаци достоверна разрешает вывод декодированного блока символов из блока 13 пам ти через первый элемент И 17 и второй элемент ИЛИ 19 на выход 20.
Если ощибка обнаружена, то с инверсного выхода блок-а 15 контрол четности сигнал Информаци недосто-
версного выхода блок-а 15 контрол четности сигнал Информаци недосто-
верна поступает в формирователь 15 управл ющих сигналов, который по алгоритму (фиг. 3) определ ет найменее достоверный символ информацион- него блока путем поиска единственного максимального числа (МАХ) из конт рольных сумм Л/п/ этого блока.Если такое число обнаруживаетс и оно не относитс к проверочному символу кода А/т./ проверки на четность, то формирователь 16 вьщает по второму выходу сигнал Коррекци , который через первый элемент ИЛИ 12 инверти- рует недостоверный символ в первом блоке 13 пам ти (по адресу М) и затем разрешает вывод декодированного блока информации через второй элемент И 18 и второй элемент ИЛИ 19 на выход 20 устройства. В случае, когда единственна максимальна контрольна сумма формирователем 16 не обнаружена или она определ ет символы кода проверки на четность, то формирователь 16 по третьему выходу формирует сигнал Коррекци невозможна , который аналогично сигналу Информаци достоверна с блока 15 контрол четности пропускает информа ционный блок символов на выход 20.
Таким образом, информаци на выходе регистра 1, декодированна с исправлением ошибок как бы внутренним декодером, поступает далее как бы на внешний декодер, использующий дл повьшени достоверности избыточность , заложенную в блоки символов. Благодар этому, в нем гарантированно исправл етс большее число ошибок по сравнению с известным устройством , т.е. при входной веро тности ошибки р 0,05 веро тность ошибки декодировани информации изв ест ного устройства составл ет р 10 . 2, а веро тность ошибки декодировани информации данным устройством не превьшзает р 10 . Так, если известное устройство исправл ет, например, 5 ошибок, то предлагаемый декодер исправл ет любые 9 ошибок.
Кроме того, устройство мозхет использоватьс и дл декодировани блоковых кодов.
Claims (2)
1. Устройство дл декодировани линрйных сверточных кодов по авт.св. № 492878, отличающеес тем, что, с целью повышени достовер кости декодировани , в него введены блоки оперативной пaм ти блок контрол четности, формирователь управл ющих сигналов, элементы ИЛИ, элементы И и формирователь контрольных сумм, первый вход которого объединен с первым входом первого элемента 1ШН и подключен к выходу информационного регистра, второй вход объединен с входом блока формировани синдромов, выходы формировател контрольных сумм подключены к соответствующим первым входам первого блока оперативной пам ти, выходы которого соединены с соответствующими первыми входами формировател управл ющих сигналов, первые выходы которого подключены к соответствующим вторым входам первого блока оператирной пам ти , выход первого элемента ИЛИ соединен с входом второго блока оперативной пам ти, выходы которого подключены к соответствующим первым входам первого и второго элементов И и соответствующим первым входам блока контрол четности, инверснь й выхо которого соединен с вторым входом формировател управл ющих сигналов, второй выход которого подключен к второму входу первого элемента ИЛИ и второму входу второго элемента И, третий выход формировател управл ющих сигналов объединен с пр мым выходом блока контрол четности и подключен к второму входу первого элемента И, выходы первого и второго элементов И соединены с входами второго элемента ИЛИ, выход которого вл етс выходом устройства.
2. Устройство по п.1, о т л и - чающеес тем, что формирователь контрольных сумм выполнен на информационном и синдромном регистрах , блоке формировани синдрома, блоке формировани проверок и N счетчиках , где N - длина блока символов входного кода, выходы информационного регистра соединены с соответствующими разр дными входами блока формировани синдрома, выходы которого подключены к соответствующим входам сиидромного регистра, выходы которого соединены с соответствующими выходами блока формировани проверок , выходы которого подключены к входам соответствующих счетчиков, вход информационного регис1ра и вход блока формировани синдрома вл ютс соответственно первым и вторым входами формировател контрольных сумм, выходы счетчиков вл ютс выходами формировател контрольнь х сумм.
tiH opi «Jt4Uff tt ovnoSepHo
t4Uff
ЛМД Af Л
- 11 « MO
0 2
±t
ji miA/nhMAK
MAX. :e/l//l/ M ЛубЛ. , (
ДубЛ s /
коррекци
коррекци неВозмукна
Составитель О. Ревинский Редактор Н. Лазаренко -Техред И.Поповчч Корректоры. Король
Заказ 272/48Тираж 673Подписное
ВНИЖШ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб. ,д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843845068A SU1291984A2 (ru) | 1984-12-13 | 1984-12-13 | Устройство дл декодировани линейных сверточных кодов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843845068A SU1291984A2 (ru) | 1984-12-13 | 1984-12-13 | Устройство дл декодировани линейных сверточных кодов |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU492878 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1291984A2 true SU1291984A2 (ru) | 1987-02-23 |
Family
ID=21159048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843845068A SU1291984A2 (ru) | 1984-12-13 | 1984-12-13 | Устройство дл декодировани линейных сверточных кодов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1291984A2 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2557454C1 (ru) * | 2014-03-07 | 2015-07-20 | Валерий Владимирович Золотарев | Способ декодирования помехоустойчивого кода |
| RU2573741C2 (ru) * | 2014-02-20 | 2016-01-27 | Федеральное государственное бюджетное учреждение науки Институт космических исследований Российской академии наук | Способ работы символьного порогового элемента в символьном мажоритарном декодере |
-
1984
- 1984-12-13 SU SU843845068A patent/SU1291984A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 492878, кл. G 06 F 11/08,31.07.72. * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2573741C2 (ru) * | 2014-02-20 | 2016-01-27 | Федеральное государственное бюджетное учреждение науки Институт космических исследований Российской академии наук | Способ работы символьного порогового элемента в символьном мажоритарном декодере |
| RU2557454C1 (ru) * | 2014-03-07 | 2015-07-20 | Валерий Владимирович Золотарев | Способ декодирования помехоустойчивого кода |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872799A (en) | Global parity symbol for interleaved reed-solomon coded data | |
| US5068857A (en) | Error correction circuit | |
| KR850003096A (ko) | 이중부호화(二重符號化) 리드 솔로몬 코드에 대한 복호화 방법(復號化方法) 및 시스템 | |
| JPS63244935A (ja) | 誤り検出訂正方法とシステム | |
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| US10812109B2 (en) | Determination and use of byte error position signals | |
| CN102799495B (zh) | 用于生成校验和的装置 | |
| US3831143A (en) | Concatenated burst-trapping codes | |
| CN101946230A (zh) | 用于检测和校正所接收的符号串中的定相突发差错、删除、符号差错和位差错的方法和系统 | |
| US5070504A (en) | Method and apparatus for providing error correction to symbol level codes | |
| JPH05158722A (ja) | 誤り検出・訂正方式 | |
| SU1291984A2 (ru) | Устройство дл декодировани линейных сверточных кодов | |
| US4682333A (en) | Decoder for decoding a two-stage encoded code | |
| EP0262944A2 (en) | Error correction apparatus | |
| US5161163A (en) | Method and apparatus for providing error correction to symbol level codes | |
| GB1520015A (en) | Digital apparatus | |
| US5450420A (en) | Error correction system for correcting errors generated in digital signals | |
| KR100244452B1 (ko) | 데이터 오류체크회로 및 방법 | |
| JP2684031B2 (ja) | データの復号化方法 | |
| Schulz-Hanke | Fast BCH 1-bit error correction combined with fast multi-bit error detection | |
| SU1345356A1 (ru) | Устройство дл декодировани сверточных кодов | |
| RU1797119C (ru) | Устройство дл преобразовани чисел из кода системы остаточных классов в позиционный код с контролем ошибок | |
| SU1547080A1 (ru) | Устройство дл декодировани итеративного кода | |
| SU508950A1 (ru) | Устройство дл коррекции ошибокв системах передачи данных с решающейобратной св зью | |
| KR970055622A (ko) | 순회 용장체크(crc) 부호에 대한 패리티 발생회로 |