SU1073798A1 - Устройство дл коррекции ошибок в блоках пам ти - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК В БЛОКАХ ПАМЯТИ, содержащее первый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого  вл етс  выхог дом устройства, второй регистр, выход которого подключен к второму входу генератора синромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров  вл ютс  соответственно входами данных и входами контрольных разр дов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управл ющему входу накопител  синдромов, второй выход второго дешифратора подключен к второму управ. л ющему входу накопител  синдромов, адресные входы которого  вл ютс  адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, отличаю тем, что, с целью экономии оборудовани  и повышени  быстродействи , оно содержит третий дешифратор, выход кртр- . S рого подключен к третьему входу коррекСП тора данных,первый и второй входы третьего дешифратора подключены соотс ветственно к выходу накопител  синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопител  синдромов и входу второго дешифратора. 41 :о ;о 00

Description

Изобретение относитс  к вычислительной технике и может быть использовано в запоминающих устройствах электронных вычислительных машин. Известно устройство дл  исправлени  ошибок в блоках пам ти, содер жащее формирователь проверочного кода, дешифратор одноразр дных ошибок, блок обнаружени  двойных ошибок, формирователи четности, сумматоры и элементы И и ИЛИ. Испол зование устройства на выходе блоков пам ти позвол ет корректировать оди ночную и определ ть двойную ошибку 1 . Недостатком- известного устройства  вл етс  низка  эффективность контрол  за счет того, что оно не может исправл ть двойные ошибки. Наиболее близким к изобретению  вл етс  устройство коррекции двойных ошибок блоков пам ти, содержащее первый регистр, выход которого подключен к первому входу генератор синдромов и к первому входу коррек тора данных, выход которого  вл етс выходом устройства, второй регистр, выход которого подключен к второму входу генератора синдромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров  вл ютс  соотв-етственно входами данных и входами контрольны разр дов устройства, выход генератор синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и к первому упр л ющему входу накопител  синдромов, адресные входы которого  вл ютс  адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных 2 Недостатком данного устройства  вл етс  его низкое быстродействие как в случае отсутстви  ошибок, так и при коррекции ошибок, вызванное удлинением цепи обработки даннЬш за счет последовательного включени  .мультиплексоров, инверторов и регистра синдрома, а также последова тельным двойным срабатыванием цепи коррекции при наличии двойной ошибки . Кроме того, устройство имеет боль шие аппаратурные затраты, определенные необходимостью мультиплексироваНИН данных, необходимостью коррекции не только данных, но и контрольных разр дов и наличием р да инверторов дл  согласовани  по фазе входных и выходных данных. . Цель изобретени  - экономи  оборудовани  и повышение быстродейст ви  устройства. Поставленна  цель достигаетс  тем, -ЧТО в устройство дл  коррекции ошибок, в блоках пам ти, содержащее первый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого  вл етс  выходом устройства, второй регистр, выход которого подключен к второму входу генератора синдромов, третий вход которого подключен к накопителю синдромов, входы первого и второго; регистров  вл ютс  соответственно входами данных и входами контрольных разр дов устройства,- выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управл ющему входу накопител  синдромов , второй выход второго дешифратора подключен к второму управл ющему входу накопител  синдромов, адресные входы которого  вл ютс  адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, дополнительно введен третий дешифратор, выход которого подключен к третьему входу корректора данных, первый и второй входы третьего дешифратора подключены соответственно к выходу накопител  синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопител  синдромов и входу второго дешифратора. Сущность изобретени  заключаетс  в том, что дешифраторы выполнены в виде полупроводниковых посто нных запоминающих устройств с идентичной информацией. На чертеже представлена функциональна  схема предлагаемого устрой- ства. Устройство состоит из регистра 1 дл  хранени  данных, регистра 2 дл  контрольных разр дов, генератора 3 синдромов, дешифратора 4 вида ошибки, накопител  5 синдромов, дешифраторов 6 и 7, корретора 8 данных. Выход Ош 1 дешифратора 4 ошибки, сигнал на котором соответствует наличию одиночной ошибки, соединен с управл ющим входом дешифратора 6 и с управл ющим входом 3ц (запись) пам ти накопител  синдромов 5. Выход дешифратора Ош 2, сигнал на котором соответствует наличию двойной ошибки, соединен с управл ющим входом дешифратора 7 и с управл ющим входом 4fj, (чтение) накопител  5 синдромов . Устройство работает следующим образом. При по влении одиночной ошибки синдром ошибки поступает с выходов генератора 3 синдромов на входы накопитед| . 5 синдромов и записываетс  . в .. чейку определ емую адресом данных

по сигналу Ош 1 с выхода Дешифратора 4. Сигнал Ош 1 разрешает работу дешифратора 6, и, таким образом, работу дальнейшей цепи коррекции одиночной ошибки. При этом перва  цекоррекции дешифратора 7 отключена. Если со временем в той же самой зоне адресов (зону адресов можно определить , например., объемом одной микросхемы пам ти с тем, чтобы объем пам ти синдромов был на 3-4 пор дка мень ше объема основной корректируемой пам ти) по вл етс  синдром двойной ошибки, означающий наложение неизвестной ошибки на обнаруженную ранее ошибку, то по сигналу Ош 2 с выхода дешифратора 4 происходит чтение содержимого накопител  5 синдромов, и считанный синдром поступает на входы генератора 3 синдрома, превраща  тем самым синдром двойной ошибки в синдром одиночной,на выходе дешифратора 4 по вл етс  сигнал Ош 1, при этом сохран етс  и по вившийс  ранее сигнал Ош 2.

Таким образом, оба дешифратора б л 7, соответствующие выходы которых Объединены,производ т коррекцию данных в двух разр дах.

Устройство имеет следующие преимущества . Врем  коррекции одиночной ошибки по сравнению с прототипом уменьшаетс  за счет сокращени  трех логических каскадов в цепи коррекции данных. Врем  коррекции двойной ошибки уменьшаетс  фактически вдвое, так как не требуетс  перезаписи скорректированных один раз данных вновь в регистр данных. По этой же причинен устройстве нет св зи с выхода кор-. ректора на вход регистров и, следовательно , нет необходимости в согласующих инверторах, мультиплексорах н выходе регистров, оборудовании дл  коррекции контрольных разр дов.

Дополнительные преимущества приобретает устройство при реализации дешифраторов б и 7 на микросхемах посто нной пам ти, имеющих выход с открытым коллектором.

BtllifOif Of/fft l)fI

J

Ош2

Ош1

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК В БЛОКАХ ПАМЯТИ, содержащее первый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого является выхо,дом устройства, второй регистр, выход которого подключен к второму входу генератора синромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров являются соответственно входами данных и входами контроль ных разрядов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управляющему входу накопителя синдромов, второй выход второго дешифратора подключен к второму управ.· ляющему входу накопителя синдромов, адресные входы которого являются адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, отличающееся тем, что, с целью экономии оборудования и повышения быстродействия, оно содержит третий дешифратор, выход которого подключен к третьему входу корректора данных, первый и второй входы третьего дешифратора подключены соответственно к выходу накопителя синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопителя синдромов и входу второго дешифратора.

   SU .„.1073798

   ЙСПОЛЬ'