SU840912A1 - Устройство дл обнаружени и ис-пРАВлЕНи ОшибОК B блОКАХ ВычиСли-ТЕльНОй МАшиНы - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использо вано дл  обнаружени  и исправлени  ошибок в тракте приема-передачи дискретных данных (например, при считывании данных из оперативной пам ти в устройство управлени  пам тью вычислительной машины).. Устройство дл  обнаружени  и исправлени  ошибок представл ющее собой систему пам ти, организованную в виде набора одноразр дных матриц, и блоктрансл тор , осуществл ющий кодирование информации в случае записи, и обнаружение и исправление ошибки в случае чтени . Этот блок-трансл тор ориентирован на взаимодействие со специфически организованной пам тью, используемой в аэрокосмических вычислительных системах ijОднако быстродействие предлагаемого устройства ограничено. Наиболее близким к предлагаемому изобретению техническим решением  вл  етс  устройство, которое содержит входной регистр, блок коррекции информации , дешифратор, выходной регистр , формирователь синдрома ошибки, две. схемы сравнени , блок коррекции четности, селектор четности, селектор псевдоэталонного кода Хэмминга, селектор информации, корректор псевдоэталонного кода Хэмминга, регистр четности , контрольную схему сравнени , корректор контрольного кода Хэмминга, буферный регистр, два логических элемента И, регистр синдромов, генератор четности. Данное устройство имеет более высокое быстродействие и предназначено дл  использовани  в тракте чтени  данных из полупроводниковой оперативной пам ти современник универсальных вычислительных машин 2. Однако в этом устройстве в цел х контрол  оборудовани  требуетс  повторное определение синдрома ошибки дл  циклически сдвинутой информации. .38 Поэтому быстродействие этого устройiCTsa ограничиваетс  из-за необходимости использовать оборудование дл  / обнаружени  и исправлени  ошибок по Хэммингу два раза последовательно при считывании каждого слова данных из оперативной пам ти. Кроме того, обнаруживаютс  не всенеисправности обо рудовани , что может приводить к искажению данных на выходе, при этом устройство содержит избыточное оборудование . Цель изобретени  - цовышение быс.тродействи  устройства и достоверности передачи данных путем введени  средст аппаратногоконтрол  оборудовани , не требующих использование оборудовани  дл  обнарулсени  и исправлени  ошибок по Хэммингу два раза последовательно при передаче слова данных. Дл  достижени  поставленной цели в устройство дл  обнаружени  и исправ лени  ошибок в блоках вычислительной машины, содержащее входной регистр, управл ющий вход которого  вл етс  первым управл ющим входом устройства, информационный вход - информационным входом устройства, контрольный вход контрольным входом устройства, а выход подключен к информационному входу блока коррекции информации, адресный вход которого соединен с выходом дешифратора, а выход - с информационным входом выходного регистра , управл ющий вход  вл етс  вторым управл ющим входом устройства , а первый выход - информациониым выходом устройства, первый формирователь синдрома ош1бки, выход синдрома которого подключен к первому вхо ду первой схемы сравнени , выход которой  вл етс  Первым выходом ошибки устройства, блок коррекции четности, вход коррекции которого подключен к выходу корректируемой ошибки дешифратора , н вторую схему сравнени , введены блок контрол  дешифратора, формирователь контрольного кода по четности скорректированной информации и второй формирователь синдрома ошибки выход которого соединед со вторым вх дом первой схемы сравнени , а вход с выходом входного регистра и со вхо дом первого формировател  синдрома ошибки, выход контрол ,по четности которого подключен ко входу контрол  по«четности блока коррекции четности а выход синдрома - ко входу дешифра2 .4 тора и ко входу синдрома блока контрол  дешифратора,.входы корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций которого соединены с выходами корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций дешифратора, соответственно, а выход  вл етс  вторым выходом ошибки устройства, выход блока коррекции четности.подключен к первому входу второй схемы сравнени , второй вход которой соединен с выходом формировател  контрольного кода по четности скорректированной информации , вход которого подключен ко второму выходу выходного регистра, а выход  вл етс  выходом контрольных разр дов по четности устройства, выход второй схемы сравнени   вл етс  третьим выходом ошибки устройства. Предлагаемое техническое решение обеспечивает обнаружение и исправление ошибок по Хэммингу без повторного использовани  оборудовани , вырабатывающего синдром ошибки, что позвол ет исключить из состава устройства селектор псевдоэталонного кода Хэмминга, регистр четности, регистр синдромов, селектор информации. На фиг. 1 представлена блок-схема устройства дл  обнаружени  и исправлени  ошибок в блоках вычислительной машины; на фиг. 2 - блок-схема формировател  синдрома ошибки; на фиг.З блок-схема блока коррекции информации; на фиг. 4 - блок-схема формировател  контрольного кода по четности скорректированной информации; на фиг. 5 - блок-схема блока коррекции четности; на фиг. 6 - кодировочна  таблица дл  используемого кода ХэмМинга; на фиг. 7 - таблица декодировани  синдрома ошибки. Устройство дл  обнаружени  и исправлени  ошибок в блоках вычислительной машины содержит входной регистр 1, первый формирователь 2 синдрома ошибки , схему 3 сравнени , дешифратор 4, блок 5 коррекции информации, блок 6 коррекции четности, выходной регистр 7, формпрователь 8 контрольного кода по четности скорректированной информ&ции , схему 9 сравнени , блок 10 контрол  дешифратора, включающий в себ  один логический элемент 11 сложени  по модулю два на восемь ВхоДов (по числу разр дов в синдроме ошибки} , один логический элемент 12 сложени 

584091

о модулю два на два входа, четыре огических элемента НЕ 13, два логических элемента И 14 на два входа, один логический элемент ИЛИ 15 на .четыре входа, второй формирователь 16 j синдрома ошибки, информационный вход 17 устройства, вход 18 контрольных разр дов по Хэммингу, вход 19 информации и контрольных разр дов первого формировател  синдрома ошибки, о выход 20 контрольных разр дов по четности первого формировател  синдрома ошибки, выход 21 синдрома ошибки первого формировател  синдрома ошибки, адресный вход 22 блока коррекции ин- 55 формации, информационный вход 23 блока коррекции информации, информационный выход 24 блока.коррекции информации , вход 25 коррекции блока коррекции четности, вход 26 контрольных 20 разр дов по четности блока коррекции четности, выход 27 скорректированной четности блока коррекции четности, информационный вход 28 формировател  контрольного кода по четности скор- 25 ректированной информации, информацинный выход 29 устройства, выход 30 контрольных разр дов по четности устройства , первый управл ющий вход 31 устройства,второй управл ющий вход устройства, первый выход 33 ошибки устройства, второй выход 34 ошибки устройства, тре„тий выход 35 ошибки устройства.

Формирователь синдрома ошибки (фиг.2) содержит восемь (по числу байтов в 64-х разр дном двойном .слове) восьмивходовых логических элементов 36 сложени  по модулю два, представл ющих собой формирователь контрольного 40 кода по четности, восемь (по числу контрольных разр дов по Хэммингу) логических элементов 37 сложени  по модулю два на 19 входов каждый (в соответствии с таблицей 1), вход 19 ин- 45 формации и контрольных разр дов, выход 20 контрольных разр дов по четности , выход 21 синдрома ошибки.

Блок коррекции информации (фиг.З) содержит 64 (по числу разр дов в двои- jo ном слове) логических элементов 38 сложенц  по модулю два на два входа каждый , адресный вход 22, информационный вход 23, информационный выход 24.

Формирователь контрольного кода четности скорректированной информации (фиг. 4) содержит восемь (по числу, байтов в 64-х разр дном двойном слове ) логических элементов 39 сложени 

26

по модулю два на восемь входов каждый , информационный вход 28, выход 3 контрольных разр дов по четности, который  вл етс  выходом устройства.

Блок коррекции четности (фиг.5) содержит логический элемент 40 сложени  по модулю два на дев ть входов, вход 25 коррекции, вход 26 контрольных разр дов по четности, выход 27 скорректированной четности.

Устройство работает следующим образом .

Известно, что дл  обнаружени  и исправлени  ошибок передаваемой информации (например, информации, считанной из оперативной пам ти в устройство управлени  пам тью) можно использовать код Хэмминга.

При этом необходимо образовать новые разр ды кода Хэмминга, соответствующие прин той информации, сравнить полученный код с вновь выработанным кодом Хэмминга, определить в каком информационном разр де произошла ошибка и откорректировать данный информационный разр д.

Передаваемое двойное слово (б4-е разр да) и восемь контрольных разр дов по Хэммингу поступают по. входам 17 и 18 соответственно на входной регистр 1, запись на который разрешаетс  управл ющим сигналом, поступающим на вход 31.

Информаци  и контрольные разр ды

с регистра 1 поступают на вход 19 первого формировател  2 синдрома ошибки.. Под синдромом ошибки понимаем результат поразр дного сложени  по модулю два прин того и выработанного кодов Хэмминга. На первой ступени формировател  1 вырабатываетс  побайтна  четность, на второй производитс  сравнение выработанного кода Хэмминга с кодом, прин тым на регистр 1.

Контрольные разр ды по Хэммингу вырабатываютс  в соответствии с таблицей на фиг. 1, где знаком X помечены те информационные разр ды, которые участвуют в образовании данного контрольного разр да по Хэммингу. Поскольку неправильно выработанный синдром ошибки может привести к неправильной коррекции информации, в .устройство введен второй формирователь 16 синдрома ошибки, дублирующий первый. Синдромы ошибки с выхода 21 формировател  2 и с выхода второго формировател  16 поступают на входы схемы 3 сравнени . В случае несравнени  выработан784 1ных синдромов вырабатываетс  сигнал ошибки на выходе 33. Далее синдром ошибки с выхода 21 формировател  2 поступает на вход дешифратора 4. Дешифратор 4 декодирует разр ды синдрома опшбки в соответствии с таблицей на фиг. 2, где символами S -() обозначены разр ды Ьиндрома ошибки, знаком обозначена комбинаци  разр дов синдрома ошибки (все они равНы нулю), при которой коррекци  данных не требуетс . Пуста  клетка таблицы на фиг. 2 соответствует комбинации разр дов синдрома ошибки, котора  указывает на некорректируемую (например , двойную) ошибку данных, числами от О до 63 и символами С () обозначены разр ды данных и разр ды контрольного кода по ХэммиР1гу соответственно . При таких комбинаци х разр дов синдрома ошибки в названном разр де данных или контрольном разр де есть корректируема  ошибка. Так как используемый код Хэмминга обладает избыточностью, то часть комбинацИй разр дов синдрома, отмеченных символом Н (недопустимые комбинации) определ ет ошибку аппаратуры дешифратора . Сигналы дешифратора 4, позицион но определ ющие номер одного из 64-х разр дов данных с ошибкой, поступают на вход 22 блока коррекции информации . Поскольку часто скорректированную информацию передают с контрольными разр дами почетности (например считанную с контрольными разр дами по Хэммингу из оперативной пам ти, информацию передают в блок-запросчик с контрольными разр дами по четности) нет необходимости корректировать конт рольные разр ды по Хэммингу.На вход 23 блока коррекции информации поступает информаци  с регистра 1. Так как непр вильно декодируемый дешифратором 4 синдром ошибки может привести к неправильной коррекции информации, введен блок 10 контрол  дешифратора. Из таблицы на фиг. 2 следует, что коррек тируемой ошибке в информационных или контрольньтх разр дах соответствует н четный синдром ошибки; некорректируемой ошибке и ситуации, когда ошибки нет, соответствует четный синдром. Дешифратор ошибки функцонирует неправильно , если есть сигнал на выходе неразрешенных комбинаций дешифратора , если нет сигнала на выходе корректируемой ошибки дешифратора, а синдром нечетный, если нет сигнала на выходе некорректируемой ошибки дешифратора , а синдром четный, н если дешифратор указывает одновременно на . корректируемую и некорректируемую ошибку. При этом на выходе 35 вырабатываетс  сигнал ошибки, информаци  с выхода 24 блока 5 коррекции информации поступает на выходной регистр 7, запись на который разрешаетс  управл юш;им сигналом, поступаюш;им по входу 32, и с регистра7 подаетс  на выход 29. Данные со второго информационного выхода регистра 7 поступают на вход 28 формировател  контрольного кода по четности скорректированной информации . Выработанные контрольные разр ды подаютс  на выход 30. Дл  контрол  тракта передачи информации с входного регистра на выходной, а также дл -контрол  работы блока коррекции информации и формировател  контрольного кода по четности скорректированной информации используетс  блок 6 Коррекции четности, на вход 26 Которого поступает, побайтна  четность прин той информации с выхода 20 первого формировател  2 синдрома ошибки, а на вход 25 - сигнал о том, что должна быть коррекци  в информационном раз р де . Таким образом, на выходе 27 получаем предсказанную четность информации (с. учетом коррекции) , котора  поступает на первый вход схемы 9 сравнени , на второй вход которой поступает четность скорректированной информации из блока 8. В случае несравнени  на выходе 34 вырабатываетс  сигнал ошибки. Повышение быстродействи  достигнуто путем введени  средств сквозного аппаратного контрол , не требующих использовани  оборудовани  дл  обна- , ружени  и исправлени  ошибок по Хэммингу два раза последовательно при передаче каждого слова данных. В предлагаемом устройстве сквозной контроль работы оборудовани  построен таким образом, что операци  обнаружени  и исправлени  ошибок по ХэмМингу дл  каждого передаваемого слова данных производитс  один раз. Это позвол ет увеличить быстродействие при передаче данных в два раза. Предлагаемое техническое решение позвол ет существенно повысить достоверность передачи данных. Кроме того, не требуетс  оборудование дл  хране984091

ни  промежуточных результатов контрол , что позвол ет сократить оборудование примерно на 20% и тем самым также повысить достоверность передачи данных.,

Claims (2)

1.Carthy C.F. А memory System design which can tolerate multiple storage array faults. Prac.7th Annu Southeast Sump Syst.Theory AuburnTuskege . Ala 1975. New-York.

2.Авторское свидетельство СССР по за вке № 2546739/24, 29.05.78 (прототип).

Л Ш

840912

Фиг.1

Фиг. 2

Ф«г.5

Фиг,

to

«S)

5