SU771726A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU771726A1
SU771726A1 SU782675107A SU2675107A SU771726A1 SU 771726 A1 SU771726 A1 SU 771726A1 SU 782675107 A SU782675107 A SU 782675107A SU 2675107 A SU2675107 A SU 2675107A SU 771726 A1 SU771726 A1 SU 771726A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
inputs
elements
recording
information
Prior art date
Application number
SU782675107A
Other languages
English (en)
Inventor
Владимир Иванович Дронов
Игорь Юрьевич Когге
Михаил Спиридонович Кудашов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU782675107A priority Critical patent/SU771726A1/ru
Application granted granted Critical
Publication of SU771726A1 publication Critical patent/SU771726A1/ru

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

1
Изобретение относитс  к области вычислительной техники, а именно, к запоминающим устройствам электронных вычислительных машин, и может быть использовано при построении устройств хранени  информации в устройствах дискретной техники.
Известно запоминающее устройство 1, содержащее поразр дно соединенные регистры, схемы управлени  перезаписью по числу регистров, коммутатор , переключатель, элемент ИЛИ.
Недостатком этого устройства  вл етс  сложна  схема при сравнительно малом объеме пам ти, что усложн ет аппаратурную реализацию устройства .
Известно также буферное запоминающее устройство 21, содержащее регистры хранени  чисел, элементы И, управл ющий двухтактный регистр сдвига, в каждом разр де которого основной и вспомогательный триггеры соединены через элементы И.
Недостатком этого устройства  вл етс  сложна  схема управлени  перезаписью, требующа  наличи  многотактной системы управлении пере записью.
Наиболее близким из известных по технической сущности  вл етс  запоминающее устройство з, состо щее из выполненных на 1К-триг5 герах регистров, соединенных через вентили записи.
Недостатком -такого устройства  вл етс  наличие двухтактной системы управлени  перезаписью, что усtO ложн ет устройство, так как требует Нсшичи  сигнальных триггеров, вентилей разрешени  записи и линии Зсщержки.
Целью изобретени   вл етс  упрощение устройства.
Поставленна  цель достигаетс  тем, что в запоминающее устройство, содержащее регистры, выполненные на 1К-триггерах, информационные
20 входы I и К каждого из которых соединены с выходами элементов записи , и шину записи, введены элементы ИЛИ и НЕ, выход каждого из которых соединен с первым входом
25 каждого четного элемента записи, вход каждого, элемента НЕ подключен к первому входу каждого нечетного элемента записи, вторые входы элементов записи соединены с шиной
30 записи, вхолы каждого элемента ИЛИ соединены соответственно с информационными входами Г и К каждого 1К-триггера, а выход каждого элемента ИЛИ подключен к стробирующему входу каждого 1к-триггера. На чертеже показана функциональна  схема предложенного устройства, состо щего, например, из трех регис ров, обеспечгивающих прием и хранени трехразр дного двоичного числа. Устройство содержит 1К-триггеры 1-1 - 1-9, на которых выполнены регистры 2-1 -- 2-3 элементы записи 3-1 - 3-18, элементы ИЛИ 4-1 - 4-9 (на чертеже показаны только элементы ИЛИ 4-1 - 4-3 и 1К-триггеры 1-1- 1 элементы НЕ 5-1-5-9, входы устрой ства 6-1 - 6-3, шину записи 7, выходы устройства 8-1 -8-3. Перед началом работы устройства схема приводитс  в исходное состо ние , в результате чего 1К-триггеры 1-1 - 1-2 всех регистров 2-1 - 2-3 будут находитьс  в нулевом состо нии . После этого устройство готово к работе. Устройство работает следующим образом. На входы 6-1 - 6-3 устройства по ступает первое трехразр дное двоичное число, которое затем поступает на первые входы нечетных элементов записи 3-1, 3-3, 3-5 в пр мом коде, а входы четных элементов записи 3-2 3-4, 3-6 в обратном коде. Дл  запис первого трехразр дного числа в запо минающее устройство с шины записи 7поступает сигнал, по которому, в зависимости от кода первого многор р дного числа, открываютс  определенные элементы записи 3 и информаци  поступает на стробирукндие входы Ср каждого триггера 1 и информацион ный вход I или К. По заднему фронту сигнала записи первое число по вл етс  на единичных выходах 1К-триггеров 1-1 -1-3 первого регистра 28других регистрах 2-2 и 2-3 по зад нему фронту сигнала записи происходит подтверждение нулевой информации , так как во второй регистр 2-2 переписываетс  по заднему, фронту сигнала записи нулева  информсихи , находивша с  в первом регистре 2-1, а в третий регистр 2-3 - нулева  информаци , находивша с  во втором регистре 2-2. Затем на. входы 6-1-б-З поступает второе трехразр дное число, ко торое далее поступает на входы нече ных элементов записи 3-1, 3-3, 3-5 записи в пр мом коде, а на выходы четных элементов 3-2, 3-4, З-б - в обратном коде. А первое разр дное число, наход щеес  в первом регистр ре 2-1, поступает на первые входы нечетных элементов 3-7, 3-9, 3-11 в пр мом коде, а на входы четных элементов 3-8, 3-10, 3-12 - в обратном коде. При поступлении второго сигнала записи на шину 7 открываютс  соответствующие элементы записи 3 и инормаци  поступает на стробирующие входы Ср каждого триггера 1-1 -1-9 и информационный вход I или К. По заднему фронту сигнала записи первое число, находившеес  в первом регистре 2-1, по вл етс  на единичных выходах триггеров 1-4 - 1-6 второго регистра 2-2, а второе число , находившеес  на входе первого регистра 2-1, по витс , на единичных выходах триггеров 1-1 -1-3 первого регистра 2-1. В третий регистр 2-3 перепишетс  по заднему фронту сигнала записи нулева  информаци , находивша с  во втором регистре 2-2, Затем на входы 6-1-6-3 поступает третье трехразр дное число, которое после поступает на первые входы нечетных элементов 3-1, 3-3, 3-5 записи в пр мом коде, а на входах чётных элементов 3-2, 3-4, 3-6 в обратном коде. А второе трехразр дное число, наход щеес  в первом регистре 2-1, поступает на первые входы нечетных элементов 3-7, 3-9, 3-11 в пр мом коде, а на входы четных элементов 3-8, 3-10, 3-12 в обратном коде. Первое трехразр дное число, наход щеес  во втором регистре 2-2, поступает на первые входы нечетных элементов 3-13, 3-15, 3-17 в пр мом коде, а на входы четных элементов 3-14, 3-16, 3-18 - в обратном коде. При поступлении третьего сигнала записи с шины 7 открываютс  определенные элементы записи 3 и информаци - поступает на стробируквдие входы Ср каждого триггера 1-1 - 1-9 и информационные входы I или К. По заднему фронту сигнала записи первое число по вл етс  на выходах третьего регистра 2-3, второе - на выходах второго регистра 2-2, а третье - на выходах первого регистра 2-1 по ранее описанному способу. Далее запись и перепись из регистра в регистр следующего двоичного числа осуществл етс  аналогично. При считывании информации из запоминающего устройства на входах информаци  отсутствует, а по поступлению сигнала записи с источника 7 записи происходит последовательна  перезапись информации из первого регистра 2-1 во второй регистр 2-2, а из второго регистра 2-2 в третий регистр 2-3, и из третьего регистра 2-3 на выходы 8-1--8-3 устройства по ранее описанному способу . Аналогично предложенное техническое решение может быть использоваHI ) г.ри пг строонии устройств с любым числом регистров, обеспечивающих прИ ем и хранение многоразр дного чис- . ла.
Использование предложенного устроства обеспечивает по сравнению с известными устройствами следующие преимущества: резко упрощает устройство так как позвол ет исключить из его схемы сигнсшьные триггеры, элементы разрешени , записи, элементы задержки , что существенно уменьшает затраты оборудовани  и резко снижает себестоимость устройства, не снижа  Исщежности работы устройства, а также обеспечивает одновременную запись и чтение, это достигаетс  использованием новых св зей - информационные входы I и К каждого триггера через элемент ИЛИ соединены со стробирующим входом Ср того же триггера и подключены к выходам соответствующих элементов записи, первый вход ка адого нечетного вентил  записи через соответствующий элемент НЕ соединен с первым входом каждого четного эле,мента записи, вторые входы всех элементов записи соединены между собой и подключены к шине записи.

Claims (3)

1. Авторское свидетельство СССР № 377886, кл. G 11 С 19/00,,1971.
2.Авторское свидетельство СССР 5 № 407396, кл. G 11 С 19/00, 1972.
3.Авторское свидетельство СССР 377886, кл. G 11 С 19/00, 1971 (прототип).
SU782675107A 1978-10-18 1978-10-18 Запоминающее устройство SU771726A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782675107A SU771726A1 (ru) 1978-10-18 1978-10-18 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782675107A SU771726A1 (ru) 1978-10-18 1978-10-18 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU771726A1 true SU771726A1 (ru) 1980-10-15

Family

ID=20789717

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782675107A SU771726A1 (ru) 1978-10-18 1978-10-18 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU771726A1 (ru)

Similar Documents

Publication Publication Date Title
GB1324617A (en) Digital processor
US3478325A (en) Delay line data transfer apparatus
US4992979A (en) Memory structure for nonsequential storage of block bytes in multi bit chips
SU771726A1 (ru) Запоминающее устройство
GB1468753A (en) Associative memory
KR860003554A (ko) 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터
SU809387A1 (ru) Устройство сдвига
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1487050A1 (ru) Устройство доя контроля переходов
SU888204A1 (ru) Запоминающее устройство
SU1591027A2 (ru) Устройство для сопряжения центрального процессора с группой периферийных процессоров
SU794626A1 (ru) Генератор кодов
SU1396158A1 (ru) Буферное запоминающее устройство
SU1361566A1 (ru) Устройство адресации оперативной пам ти
SU450233A1 (ru) Запоминающее устройство
SU1714684A1 (ru) Буферное запоминающее устройство
SU1462292A1 (ru) Устройство поиска заданного числа
SU913359A1 (ru) Устройство для сопряжения 1
SU1280639A1 (ru) Устройство дл загрузки данных
SU391559A1 (ru) Устройство для отображения буквенно- цифровой информации
SU898506A1 (ru) Запоминающее устройство
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1587517A1 (ru) Устройство дл адресации буферной пам ти
SU656107A2 (ru) Устройство сдвига цифровой информации