SU794626A1 - Генератор кодов - Google Patents

Генератор кодов Download PDF

Info

Publication number
SU794626A1
SU794626A1 SU782632245A SU2632245A SU794626A1 SU 794626 A1 SU794626 A1 SU 794626A1 SU 782632245 A SU782632245 A SU 782632245A SU 2632245 A SU2632245 A SU 2632245A SU 794626 A1 SU794626 A1 SU 794626A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
outputs
code generator
matrix
shift
Prior art date
Application number
SU782632245A
Other languages
English (en)
Inventor
Алексей Алексеевич Любомудров
Юрий Алексеевич Попов
Original Assignee
Московский Ордена Трудового Красногознамени Инженерно-Физический Инсти-Тут
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красногознамени Инженерно-Физический Инсти-Тут filed Critical Московский Ордена Трудового Красногознамени Инженерно-Физический Инсти-Тут
Priority to SU782632245A priority Critical patent/SU794626A1/ru
Application granted granted Critical
Publication of SU794626A1 publication Critical patent/SU794626A1/ru

Links

Landscapes

  • Image Processing (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может быть использовано в цифровых вычислител х дл  генерации произвольной последовательности кодов.
Известны устройства, предназначенные дл  генерации кодов и содержащие матричную пам ть, реализованную на элементах И и ИЛИ, регистры и счетчики |1, 2. Недостатком этих устройств  вл етс  сложность конструкции.
Наиболее близким техническим решением к изобретению  вл етс  генератор кодов {3, содержащий посто нную матричную пам ть , реализованную на элементах И и ИЛИ, адресные регистры и динамические счетчики.
Сложность конструкции этого устройства обусловлена использованием в устройстве двух счетчиков.
Целью изобретени   вл етс  упрощение устройства.
Поставленна  цель достигаетс  тем, что в генератор кодов, содержащий матрицу из р q элементов И, выходы которых соединены со входами L-fl элементов ИЛИ, выходы которых  вл ютс  выходами генератора кодов (где Л р-(д-1) - количество, а L - разр дность генерируемых кодов) введены два сдвиговых замкнутых регистра , вход сдвига одного из которых подключен к выходу (L-l-l)-ro элемента ИЛИ, вход сдвига другого сдвигового замкнутого регистра - к первой шине управлени  генератора кодов. Выходы сдвиговых замкнутых регистров подключены к координатным шинам матрицы элементов И, входы установки сдвиговых замкнутых регистров - ко второй шине управлени  генератора кодов.
На фиг. 1 дана схема генератора кодов; на фиг. 2 - матрица элементов И, выходы которых соединены со входами элементов ИЛИ.
Генератор кодов содержит матрицу элементов И 1, два сдвиговых замкнутых регистра 2, шины управлени  3 и 4 и выходные шины 5.
Матрица 1 имеет р строк и q столбцов и предназначена дл  хранени  в посто нной пам ти последовательности из .V р (q-1) генерируемых кодов.
Матрица содержит р + q координатных щин Q, р q двухвходовых элементов И 7 и L+1 многовходовых элементов ИЛИ 8 и имеет р + q входов и L + 1 выходов (где р + q - размерность матрицы, а L - разр дность генерируемых кодов).
В матрице 1 элементы И 7 расположены в узлах пересечени  координатных шин.
Входы каждого элемента И 7 подключены к двум соответствующим взаимно ортогональным координатным шинам. Сигнал на выходе элемента И 7 по вл етс  только при наличии сигналов на обоих координатных шинах, к которым подключен данный элемент И 7.
Выход каждого элемента И 7 подключен к входам тех элементов ИЛИ 8, на выходах которых должны по витьс  сигналы при выборе данного элемента И 7. Выходы элементов ИЛИ 8  вл ютс  выходами генератора кодов, т. е. при выборе элемента И на выходах генератора кодов по вл етс  код, вид которого определ етс  тем, -с какими из элементов ИЛИ 8 св зан выбранный элемент И 7. С первых L элементов ИЛИ производитс  считывание непосредственно генерируемых L-разр дных кодов, а выход (L 4- 1)-го элемента ИЛИ служит дл  управлени  сдвигами одного из регистров 2.
Ввод информации в матрицу сводитс  к записи последовательности генерируемых кодов, в последовательные  чейки матрицы, что физически реализуетс  подключением выходов элементов И 7 к входам соответствующих элементов ИЛИ 8. Генерируемые коды занос тс  в первые (q-1)  чейки каждой из р строк (по одному коду в одну  чейку), а все q-e  чейки каждой строки матрицы используютс  дл  управлени  регистром , обеспечивающим последовательный выбор строк, т. с. выходы всех элементов И 7 q-TO столбца подключены к входам (L+l)-ro элемента ИЛИ 8, выход которого подключен к входу сдвига регистра, обеспечивающего выбор строк.
Регистры 2 предназначены дл  последовательного опроса  чеек матриц, который сводитс  к последовательному выбору элементов И 7 по двум координатам.
Регистры 2 имеют соответственно по р и q выходов, которые подключаютс  к координатным шинам матрицы. Регистр 2, имеющий р выходов производит выбор элементов И 7 матрицы по строкам, а регистр 2, имеющий q выходов, производит выбор элементов И матрицы по столбцам. Вход сдвига регистра 2, производ щего выбор строк, подключен к (L + 1)-му выходу матрицы, а вход сдвига второго регистра 2 подключен к щине управлени  4. Входы установки регистров 2 в исходное состо ние подключены к шине управлени  3.
Работает генератор следующим образом .
По щине 3 подаетс  импульс управлени , устанавливающий оба регистра 2 в исходное состо ние, которое сводитс  к записи на регистры 2 унитарных кодов 1000...00 и 1000...00. При установке данных кодов все элементы И 7 верхней строки и первого столбца оказываютс  полувыбранными , за исключением одного полностью
выбранного элемента, наход щегос  на пересечении полувыбранной строки и полувыбранного столбца. На выходе генератора кодов по вл етс  код, приписанный выбранному элементу И 7. После установки регистров 2 в исходное состо ние подаютс  импульсы по щине 4. Каждый очередной импульс производит сдвиг единицы на регистре 2, обеспечивающем последовательный выбор столбцов, на одну позицию, чем обеспечиваетс  последовательный опрос всех элементов И 7 первой строки, а следовательно , и последовательный выбор информации , приписанной каждому элементу И 7
J5 первой строки матрицы. При выборе -го (последнего) элемента И 7 первой строки импульс с его выхода передаетс  на один КЗ входов (L-f 1)-го элемента ИЛИ 8 и с выхода элемента ИЛИ 8 поступает на вход
0 сдвига регистра 2, обеспечивающего последовательный выбор строк, и код па данном регистре принимает вид 0100...00 и полувыбранной оказываетс  втора  строка матрицы , а код на регистре 2, управл ющем
5 столбцами, принимает исходный вид 1000...00 в силу переноса единицы из последнего разр да в первый разр д.
Аналогично производитс  опрос элементов И 7 второй строки и аналогично q-K
o элемент И 7 второй строки выдает импульс на (L+)- выход матрицы, подключенный к входу сдвига регистра 2, управл ющего строками, и т. д. до полного опроса всех элементов И 7 матрицы. При опросе последнего элемента И 7 матрицы на регистрах устанавливаютс  коды 000...01 п 000...01. При подаче очередного импульса по щине управлени  4 на регистрах 2 установитс  код 1000...00 и 1000...00, т. е. регистры 2
0 Приход т в исходное состо ние. Регистр 2, управл ющий столбцами, перейдет в исходное состо ние вследствие переноса единицы из младшего разр да в старщий разр д, а регистр 2, управл ющий строками, гсерей5 дет в исходное состо ние вследствие передачи сигнала -го элемента И 7 последней строки через ( элемент ИЛИ 8 на вход сдвига данного регистра 2.
При очередной подаче p-q импульсов по
0 щине управлени  4 будет произведен повторный цикл генерации той же последовательности кодов и т. д.
Эффективность предлагаемого устройства можно оценить на следуюплем примере.
Данное устройство, предназначенное
дл  генерации последовательности из ЛL-разр дных кодов, будет иметь экономию в оборудовании, по сравнению с устп ройством-прототипом, определ емую двум  динамическими счетчиками с совокупной разр дностью не менее, чем в k ss (2 log2l/./V) {Iog2 Щ двоичных разр дов , и если, например, N - 1024, то
/г 10.

Claims (3)

  1. Формула изобретени 
    Генератор кодов, содержащий матрицу из р элементов И, выходы которых соединены со входами L+1 элементов ИЛИ, выходы которых  вл ютс  выходами генератора кодов (где ,N р (q- 1) - количество , а L - разр дность генерируемых кодов), отличающийс  тем, что, с целью упрощени  генератора кодов, он содержит два сдвиговых замкнутых регистра, вход сдвига одного из которых нодключен к у ыходу (L-M)-ro элемента ИЛИ, вход, сдвига другого сдвигового замкнутого регистра подключен к первой шине управлеки  генератора кодов, выходы сдвиговых з амкнутых регистров подключены к координатным шинам матрицы элементов И, входы установки сдвиговых замкнутых регистров - ко второй щине управлени  генератора кодов.
    Источники информации, прин тые во внимание при экспертизе 1. ПатентЯпонии№ 48-18666,
    10
    кл. 97(7) Е 21, опублик. 1973.
  2. 2.Акц. за вка Великобритании №- 1284433, кл. G 4 А, опублик. 1972.
  3. 3.Патент Франции № 2166733, кл. G 06 15 F 1/00, опублик. 1973 (прототип).
    t
    фиг.
    5
    .0 J
    fPi/s.2
SU782632245A 1978-06-21 1978-06-21 Генератор кодов SU794626A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782632245A SU794626A1 (ru) 1978-06-21 1978-06-21 Генератор кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782632245A SU794626A1 (ru) 1978-06-21 1978-06-21 Генератор кодов

Publications (1)

Publication Number Publication Date
SU794626A1 true SU794626A1 (ru) 1981-01-07

Family

ID=20771653

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782632245A SU794626A1 (ru) 1978-06-21 1978-06-21 Генератор кодов

Country Status (1)

Country Link
SU (1) SU794626A1 (ru)

Similar Documents

Publication Publication Date Title
JP2000029774A (ja) 同期ランダムアクセスメモリ
GB1360930A (en) Memory and addressing system therefor
US4503525A (en) Common circuit for dynamic memory refresh and system clock function
US11200029B2 (en) Extendable multiple-digit base-2n in-memory adder device
SU794626A1 (ru) Генератор кодов
US4398190A (en) Character generator display system
US4277836A (en) Composite random access memory providing direct and auxiliary memory access
US3540031A (en) Character code translator
KR960700481A (ko) 윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations)
GB1132284A (en) Memory for a coherent pulse doppler radar
US4197534A (en) Control apparatus for displaying alphanumeric characters
JPH0221011B2 (ru)
RU1807499C (ru) Устройство дл умножени матриц
SU491141A1 (ru) Устройство дл отображени информации
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1372322A1 (ru) Ячейка однородной среды
SU543933A1 (ru) Устройство дл отображени информации
SU1478247A1 (ru) Устройство дл индикации
SU771726A1 (ru) Запоминающее устройство
SU911506A1 (ru) Устройство дл упор дочени данных
SU1084868A1 (ru) Устройство дл отображени информации
SU1734097A1 (ru) Устройство дл параллельного формировани адресов
SU656052A1 (ru) Преобразователь двоичнодес тичного кода в двоичный
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1682996A1 (ru) Устройство дл ввода информации