SU1562950A1 - Устройство дл приема информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в информационных системах дл  приема и передачи информации в последовательных кодах. Цель изобретени  - повышение достоверности приема информации. Кодограммы в виде серий из N идентичных сообщений в последовательных кодах поступают в блоки 10 и 11 пам ти. Сдвигающий регистр 1 с дешифратором 2 фиксируют маркер - начало кодограммы, счетчик 5 формирует адреса дл  каждого бита кодограммы, счетчик 6 формирует циклы записи/чтени  блоков 10 и 11 пам ти, счетчик 7 считает число поступающих кодограмм. Вначале кодограммы записываютс  в блок 10 пам ти и с помощью блока 13 сравнени  сравниваютс  предыдуща  и последующа  кодограммы. После поступлени  порогового числа совпадающих кодограмм текуща  кодограмма записываетс  в блок 11 пам ти, счетчик 7 устанавливает в единичное состо ние триггер 17, который подключает через элемент И 16 выход блока 11 пам ти к выходу устройства. 2 ил.

Description

Изобретение относитс  к вычисли- тельной технике и может быть использовано в информационных системах дп  приема и передачи информации в последовательных кодахо

Цель изобретени  - повышение достоверности приема информации с

На фиг„1 приведена блок-схема устройства; на фиг02 - временна  диаграмма его работы,

Устройство содержит регистр 1, дешифратор 2, формирователь 3 импульсов , генератор 4 импульсов, счетчики 5-7, элементы НЕ 8, И-НЕ 9, блоки 10 и 11 пам ти, элемент И 12, блок 13 сравнени , элемент И 14, формирователь 15 импульсов, элемент И 16 и триггеры 17 и 18,

Вход приема кодограмм соединен с блоками 10 и 11 пам ти, блоком 13

сравнени  и входом регистра 1, второй вход которого соединен с тактовым входом устройства,, Выходы регистра 1 подключены к дешифратору 2, выход которого соединен со счетчиками 5 и 7 и триггером 170 Тактовый вход устройства соединен с входом счетчика 5, через формирователь 3-е генератором 4 и входом счетчика 6, Выход генератора 4 соединен со счетчиком 6, Вы- ходы счетчика 5 соединены с адресными входами блоков 10 и 11 пам ти. Первый выход счетчика 6 соединен с CS-входами блоков 10 и 11 пам ти, и входами элемента И 12, Второй выход счетчика 6 соединен с входом элемента И 12. Второй выход счетчика 6 соединен с входом элемента И-НЕ 9 и J через элемент НЕ 8 с W/R входом блока 10 пам ти и входом элемента И 12, выход которого через формирователь 15 импульсов подключен к входу элемента И 14„ Выход блока 13 сравнени  соединен с элементом И 14, выход которо

,

$

0

5

го соединен с нулевыми входами счетчика 7 и триггера 180 Выход последнего соединен с входом элемента И-НЕ 9, подключенного выходом к входу W/F блока 11 пам тио Первый выход счетчика 7 соединен с триггером 18, второй выход - с триггером 17, выход которого соединен с входом элемента И 16, подключенного к выходу блока 11 пам ти , а выход элемента И 16 соединен с выходом устройства0

Устройство работает следующим об- разоМо

В исходном состо нии регистр 1, блоки 10 и 11 пам ти, счетчики 5-7, триггеры 17 и 18 установлены в нулевое положение (цепи начальной уста- новки не показаны)о Нулевой сигнал с выхода триггера 18 закрывает элемент И-НЕ 9, на выходе которого формируетс  сигнал высокого уровн , обеспечивающий режим чтени  информа- ции из блока 11 пам ти. Нулевой сигнал с выхода триггера 17 закрывает элемент И 16 и отключает выход устройства ,,

Информаци  в последовательном коде поступает на информационный вход устройства в виде серий из идентичных кодограмм, причем кратность повторени  одной и той же кодограммы определ етс  требовани ми достоверности доведени  ее до пользовател . Кажда  кодограмма содержит байт маркера, соответствующий началу кодограммы и предшествующий информационным байтамс Длина кодограммы задана определенным числом бит. Каждый бит кодограммы сопровождаетс  импульсом , который подаетс  на вход ТИ устройства,, Биты кодограммы последовательно подаютс  на D-входы блоков 10 и 11 пам ти, на вход блока 13 сравнени  и записываютс  в сдвигающий регистр 1 о Дешифратор 2 декодирует код маркера после того, как он заполнит регистр 1. Сигнал маркера, Т0е0 сигнал начала кодограммы, с выхода дешифратора 2 подаетс  на счетный вход счетчика 7, который считает число поступающих кодограмм, обнул ет адресный счетчик 5 и триггер 17. По каждому тактовому импульсу от начала кодограммы адресный счетчик 5 увеличивает свое содержимое на единицу , т.е обеспечивает формирование адреса дл  каждого бита информации. После подсчета всего заданного числа бит в кодограмме счетчик 5 прекращает счет тактовых импульсов сигналом с выхода своего старшего разр да. Если число бит в кодограмме не кратно двум, счетчик 5 должен останавливатьс  специальным дешифратором, подключенным входами к выходам счетчика 5 и дешифрирующим число бит в кодограмме . Кроме того, по переднему фронту тактового импульса формирователь 3 импульсов формирует узкий импульс, который синхронизирует работу генератора 4 и обнул ет счетчик 6, Импульсы генератора 4 подаютс  на счетный вход счетчика 6, который считает по заданному фронту импульсов генератора 4 и после счета четырех импульсов прекращает счет подачей запрещающего сигнала со своего третьего выхода на управл ющий С-вход„ Сигнал с первого выхода счетчика 6 подаетс  на С-входы блоков 10 и 11 пам ти и на первый вход элемента И 12. Сигнал с второго выхода счетчика 6 подаетс  на вход элемента И-НЕ 9 и через элемент НЕ 8 на вход W/В блока 11 пам ти и на вход элемента И 12. Счетчик 6 обеспечивает за один период тактовых импульсов (период между би тами информации) организацию одного цикла чтени  и записи в блоки 10 и 11 пам ти, в зависимости от управл ю-, щих сигналов на их W/R входах (фиг02)0 Так как в исходном состо  нии блок 11 пам ти находитс  посто нно в режиме чтени , то с его выхода при прохождении всех бит первой кодограммы считываютс  только нулевые сигналы, но на вход устройства че- рез элемент И 16 не выдаютс . Параллельно дл  каждого бита этой кодо- i граммы в блоке 10 пам ти организуетс  цикл чтени  и записи,, При этом в цикле чтени  поступающий бит и счи0

5

0

тайный бит (в исходном положении - нулевой) сравниваютс  блоком 13 сравнени , который при несовпадетш этих бит выдает сигнал, стробируемый через элемент И 14 импульсом, сформированным элементом И 12 и формирователем 15 (фиг.2)о Импульс с выхода элемента И 14 обнул ет счетчик 7 и триггер 18. Таким образом, после приема первой кодограммы она записываетс  в блок 10 пам ти, а из блока 11 пам ти считаны нулевые сигналы .

При поступлении второй и т.д. идентичной кодограммы, сигнал маркера вновь обнул ет счетчик 5 и прибавл ет единицу к текущему числу в счет - чике 7. Дальнейша  работа устройства при приеме бит кодограммы аналогична описанной. Однако теперь при чтении из блока 10 пам ти биты поступающей кодограммы сравниваютс  с битами идентичной предыдущей кодограммы . При совпадении этих бит сигнал 5 на выходе элемента И 14 отсутствует и счетчик 7 сохран ет свое значение до прихода следующей кодограммы,. при этом каждый раз вновь поступающа  кодограмма переписываетс  в блок 10 пам ти.После поступлени  некоторого порогового числа совпадающих побит- но кодограмм, которое  вл етс  критерием достоверности сообщени , счетчик

7при поступлении пороговой идентичной кодограммы, формирует выходной сигнал, от которого срабатывает триггер 18. Сигнал с его выхода снимает через элемент И-НЕ 9 посто нно действующий режим чтени  с блока 11 пам ти. При зтом на входах CS и W/F блока 11 пам ти дл  текущей пороговой кодограммы действуют те же сигналы , что и дл  блока 10 пам ти, т.е. дл  каждого бита обеспечиваетс  цикл чтени  и записи в блок 11 пам ти.

Таким образом, порогова  кодограмма записываетс  в блок 11 пам ти , но пользователю не выдаетс . Биты пороговой кодограммы при поступлении непрерывно сравниваютс  с битами предыдущей кодограмьы соответственно , записанной в блоке 10 пам ти,

8случае несовпадени  этих бит счетчик 7 и триггер 18 обнул ютс  и запись кодограммы в блок 11 пам ти прекращаетс  до прихода группы следующих идентичных кодограмма

Если сбоев при приеме кодограммы нет, то после поступлени  пороговой

0

5

0

5

0

5

10

15

кодограмм, триггер 18 сработал, счетчик 7 сохран ет свое состо ние и, после поступлени  еще некоторого заданного числа кодограмм формирует сигнал на своем втором выходе и прекращает счет о Сигнал с второго выхода счетчика 7 включает триггер 17, который открывает элемент И 16 и считываема  во врем  циклов чтени  из блока 11 предыдуща  кодограмма поступает на выход устройства. После считывани  каждого бита данной кодо граммы в блоке 11 пам ти происходит запись бита текущей кодограммы и, если произойдет сбой (несравнение бит текущей и предыдущей кодограмм) то запись в блок 11 пам ти прекращаетс , но считывание записанной ранее достоверной кодограммы и выдача ее через элемент И 16 продолжаетс  до конца, т.е„ до прихода следующей кодограммы . Маркер следующей кодограммы сбрасывает в нулевое положение триггер 17 и выдача кодограммы данной серии во внешнее устройство прек-i раЩаетс , В случае изменени  самой кодограммы, т,е0 с приходом накапливани  их числа в счетчике 7, запись в блоках 10 и 11 пам ти и, при отсут- 30 ствии ошибок, выдача с помощью триггеров 17 и 18 во внешнее устройство,

В устройстве за счет введени  второго блока пам ти и двух триггеров

15629508

нератор импульсов, формирователи импульсов , блок сравнени , элементы И, элемент И-НЕ, второй и третий счетчики , элемент НЕ, о тли чающеес  тем, что, с целью повышени  достоверности приема информации, в него введены триггеры и второй блок пам ти, вход первого формировател  импульсов и запускающий вход первого счетчика объединены и  вл ютс  тактовым входом устройства, выход первого формировател  импульсов подключен через генератор импульсов и непосредственно к запускающему установочному входу второго счетчика соответственно , первый выход второго счетчика соединен с первыми управл ющими входами первого и второго блоков пам ти и первым входом первого элемента И, второй выход второго счетчика подключен к первому входу элемента И-НЕ и через элемент НЕ к второму входу первого элемента И и второму управл ющему входу первого блока пам ти, выходы группы первого счетчика подключены к адресным входам первого и второго блоков пам ти, выходы которых подключены к первым входам соответственно блока сравнени  и второго элемента И, выход дешифратора соединен с запускающим входом третьего счетчика и установочным входом первого триггера, выход кото20

25

обеспечиваетс  многократный прием се- ,5 рого подключен к второму входу вторории идентичных кодограмм, их побитное сравнение между собой и после заданного числа совпадений, формирование разрешени  записи и выдачи кодограммы пользователю. Это повышает достоверность приема информации в последовательных кодах, снижает веро тность ошибки при приеме и исполнении команд, исключает аварийные ситуации в управл ющих комплексах,,

Claims (1)

1. Формула изобретени  Устройство дл  приема информации, содержащее регистр, первый и второй входы которого  вл ютс  соответственно тактовым и информационным входами устройства, выходы регистра соединены с соответствующими входами дешифратора, выход которого подключен к установочному входу первого счетчика, первый блок пам ти, информационный вход которого  вл етс  информационным входом устройства, ге40

   45

   50

   55

   го элемента И, выход которого  вл етс  выходом устройства, второй вход блока сравнени  и информационный вход второго блока пам ти объединены и  вл ютс  информационным входом устройства, выход первого элемента И через второй формирователь импуль- , сов соединен с первым входом третье- го элемента И, второй вход которого подключен к выходу блока сравнени , выход третьего элемента И подключен к установочным входам второго триг- ,гера и третьего счетчика, первый и Iвторой выходы которого соединены со счетными входами первого и второго триггеров соответственно, выход которого подключен к второму входу элемента И-НЕ, выход которого соединен с вторым управл ющим входом второго блока пам ти, выходы последнего разр да первого, второго и третьего счетчиков подключены к своим синхронизирующим входам0

   рого подключен к второму входу второго элемента И, выход которого  вл етс  выходом устройства, второй вход блока сравнени  и информационный вход второго блока пам ти объединены и  вл ютс  информационным входом устройства, выход первого элемента И через второй формирователь импуль- , сов соединен с первым входом третье- го элемента И, второй вход которого подключен к выходу блока сравнени , выход третьего элемента И подключен к установочным входам второго триг- ,гера и третьего счетчика, первый и Iвторой выходы которого соединены со счетными входами первого и второго триггеров соответственно, выход которого подключен к второму входу элемента И-НЕ, выход которого соединен с вторым управл ющим входом второго блока пам ти, выходы последнего разр да первого, второго и третьего счетчиков подключены к своим синхронизирующим входам0

   1бит

   МЮ

   П

   Составитель З.Низамутдинова Редактор Н.Рогулич Техред Л.СердюковаКорректор м.Шарошн

   Заказ 1067

   Тираж 443

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   2 бит

   П

   Фиг. 2

   Подписное