SU615609A1 - Счетчик-умножитель - Google Patents

Description

Изобретение относитс  к импульсной технике .

Известен счетчик-умножитель, содержа щий делитель частоты на двоичном счетч ке с цепью импульсной обратной св зи, сое то щей из сумматора и элемента задержки, вход которого соединен с выходом элемента ИЛИ, а выход через сумматор подключен к выходу делител  частоты 1. Недостатком этого считчика-умножител   вл етс , его сложность.

Наиболее близким сю технической сущности к предлагаемому-  вл етс  счетчнК умножитель, содержащий триггеры, счетные входы которых соединены между собой и с входной шиной, а пр мые выходы подключены к выходам разр дов счетчика, при этом инверсный выход триггера первого разр да соединен с управл ющим входом триггера второго разр да, и логические элементы И, включенные между пр мым выходом триггера предыдущего разр да, начина  с третьего, и управл ющим входом триггера последующего разр да. Причем вторые входы логических элементов И всех последующих разр дов, начина  с четвертого , соединены с выходом логического элемента И предыдущего разр да (2.

Данный счетчик-умножитель не обеспечивает достаточной точности счета.

Целью изобретени   вл етс  повышение точности счета при коэффициенте умножени , равном трем.

Поставленна  цель достигаетс  тем, что в счетчик-умножитель введен логический элемент ИЛИ, входы которого соединены с пр мыми выходами триггеров первого и второго разр дов, а выход подключен к управл ющему входу триггера и второму входу логического элемента И третьего разр да.

Структурна  электрическа  схема описываемого счетчика-умножител  приведена на чертеже.

Счетчик-умножитель содержит триггеры 1-4, логические элементы И 5, 6 и логический элемент ИЛИ 7. Счетные входы триг геров соединены с шиной 8 входного сигна. а, а выходы триггеров подключены к выходам 9-12 разр дов.

Работу счетчика рассмотрим на примере

прохождени  третьего импульса (jCcu 3),

когда счетчик находилс  в состо нии 0110

(т. е. отсчитал два импульса и .набрал код,

соответствующий 2 X 3 6). В этом случэе

управл ющие входы Т всех триггеров раэлокированы (триггеры подготовлены к измеиению своего состо ни  по сигналам jcc, , поступающим на входную шину 8). Триггер 1 первого разр да разблокирован посто н ио, триггер 2 второго разр да разблокирован нулевым сигналом с выхода триггера 1, триггер 3 третьего разр да - сигналом с выхода логического элемента ИЛИ 7, триггер 4 четвертого разр да - сигналом с выхода логического элемента И 5.

образом, поступающиА на входную шину 8 счетчика импульс Хс.устанавливает триггеры первого и четвертого разр дов в соетё иие «I, а триггеры второго и третьего разр дов в состо ние «0. На выходе счетчика устанавливаетс  код 1001, который соответствует числу 3x3 9,

Claims (2)

1.Патент США № 3798434, кл. 235--I59, 17.02.75.

2.За вка ФРГ № 1762519, кл. 21 а 36/22, 01.02.73.