SU542347A1 - Делитель частоты импульсов с переменным коэффициентом делени - Google Patents

Description

1

Изобретение относитс  к импульсной технике .

Известен делитель частоты, содержащий регистр сдвига, состо щий из бистабильных  чеек-триггеров, два логических элемента ИЛИ, соединенных с соответствующими выходами регистра, логический элемент исключительно ИЛИ-НЕ 1.

Известен также делитель частоты импульсов с переменным коэффициентом делени , содержащий входной логический элемент И, счетчик импульсов, выполненный из двух R S -триггеров и многовходового элемента И, входы которого соединены с соответствущими входами RS-триггеров, входов делител  и одним из входов входного логического элемента И и дополнительный многовхо- довый элемент И, один из входов которого соединен с одним из выходов входного логического элемента И, а выход подключен к S -входам RS-триггеров 2.

Недостатком данного делител   вл етс  неравномерность частоты следовани  выходных импульсов при изменении коэффициента делени .

Цель изобретени  - повышение равномерности следовани  выходных имщльсов при дискретном изменении коэффициента делени .

Поставленна  цель достигаетс  тем, что в предлагаемый делитель частоты введены два логических элемента И-НЕ, одни входы каждого из которых соединены с выходами соответствующих R 5 -триггеров, вторые входы подключены к соответствующим выходам источника сигнала установки коэффициента делени , а выходы соединены с соответствующими входами дополнительного многовходового логического элемента И.

На чертеже изображена структурна  электрическа  схема предлагаемого делител .

Claims (2)

1. Делитель содержит счетчик импульсов 1, состо щий из RS -триггеров 2 и 3 логического элемента И 4, входной логически элемент И 5, логические элементы И-НЕ 6 и 7, входной логический элемент И 8. На вход 9 подан синхросигнал, на входы 10-12 поданы соответственно сигналы управлени  и установки в нулевое состо ние, на вход 13 подан делимый импульсный сигнал , на входы 14 и 15 поданы сигналы ко да дл  уменьшени  коэффициента делени . Кроме того, имеетс  дополнительный вход 16и выходы 17-19. Источники сигнала кода установки коэффициента делен1   делител  на схеме не показаны. Делитель работает следующим образом. Дл  автономной работы делител  выход 18 соедин етс  с входом 9, на входы 10 и 11 подаютс  управл ющие сигналы разрешени  работы на вход 12 подаетс  сигнал предварительной установки в нулевое состо ние, на входы 14 и 15 подаетс  параллельный код коэффициента делени  (значение числа этого кода на единицу меньше требуемого коэффициента делени ), на вход 16 подаетс  сигнал логической 1. Вход 13  вл етс  входом делител , выход 17- его выходом. В исходном положении счетчик 1 находитс  в нулевом состо нии, на входах элементов И-НЕ по вл етс  сигнал вида О, если на соответствующем входе 14 и 15 установлен сигнал вида 1. Если на соответствующем входе 14 и 15 установлен сигнал вида О, то на входах элементов И-НЕ возникаетсигнал вида 1. Импульсы, приход щие на вход 13 подсчитываютс  счетчиком 1. Когда показани  счетчика достигают значени  кода коэффициента делени , установленного на вхо дах 14 и 15, на выходах элементов И-НЕ по вл ютс  сигналы вида 1, а это ;три водит к по влению сигнала вида на выходе элемента И 8, который устанавливает в паузе между соответствующими счетн1 1 импульсами триггеры счетчика 1 в единичное состо ние, подготавлива  его тем самым к переходу в нулевое состо ние. Следующий счетный импульс, пришедший на вход 13, проходит на выход 17, после чего счетчик 1 переходит в нулевое состо ние. Длительность выходного импульса соответствует длительности входного импульса. Далее циклы работы повтор ютс , обеспечи ва  равномерную последовательность импульсов выходного сигнала. Дл  увеличени  числа разр дов счетчика , а соответственно, дл  расширени  диапазона значений коэффициента делеш-1й, несколько делителей могут быть объединены в один. Дл  этого входы 12 и 13 всех делителей соедин ютс  параллельно. образу , соответственно, общие счетный вход и вход установки в нулевое состо ние . Выход 17 первого делител  соедин етс  с входами 11 всех последующих делителей , а выход 17 каждого последующего делител  соединен с входом 10 следую щего за ним делител . Вход 16 каждого предыдуп1его делител  соедин етс  с входом 9 последующего делител , и выход 18 последнего из объедин емых делителей соедин етс  с его входом 9. Выход 17 последнего делител   вл етс  выходом объедин емого делител . Работа объединенного делител  происходит таким же образом, как и описанного делител , но установка счетчика 1 в единичное состо ние в каждом из делителей идет последовательно по мере заполнени  счетчиков , начина  от последнего делител . Формула изобретени  Делитель частоты импульсов с переменным коэффициентом делени , содержащий входной логический элемент И, счетчик импульсов , состо щий из двух R Ь-триггеров и многовходового логического элемента И, входы которого соединены с соответствующими входами RS -триггеров, входом делител  и одним из входов входного логического элемента И, и дополнительный многовхо до вый элемент И, один из входов которого соединен с одним из выходов входного логического элемента И. а выход подключен к S -входам R S-триггеров, о т л и ч аю щ и и с   тем, что, с целью повышени  равномерности следовани  выходных импульсов при дискретном изменении коэффициента делени , в него введены два логических элемента И.НЕ, одни входы которых соединены с выходами соответствующих RS триггеров, вторые входы подключены к соответствующим выходам источника сигнала установки коэффициента делени , а выходы соединены с соответствующими входами дополнительного многовходового логического элемента И. Источники информации, прин тые во внимание при экспертизе изобретени : 1.Патент Франции № 2105319, класс Н 03 К 21/00, 02.06.72.
2. 2.Патент Великобритании № 1349О23, класс С4А, 27.03.74.

   А/4

   Л/5