SU839063A1 - Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи - Google Patents

Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи Download PDF

Info

Publication number
SU839063A1
SU839063A1 SU792816641A SU2816641A SU839063A1 SU 839063 A1 SU839063 A1 SU 839063A1 SU 792816641 A SU792816641 A SU 792816641A SU 2816641 A SU2816641 A SU 2816641A SU 839063 A1 SU839063 A1 SU 839063A1
Authority
SU
USSR - Soviet Union
Prior art keywords
division
programmable
frequency divider
controlled
frequency
Prior art date
Application number
SU792816641A
Other languages
English (en)
Inventor
Валентин Серафимович Суслов
Николай Иванович Зуев
Original Assignee
Предприятие П/Я Р-6208
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6208 filed Critical Предприятие П/Я Р-6208
Priority to SU792816641A priority Critical patent/SU839063A1/ru
Application granted granted Critical
Publication of SU839063A1 publication Critical patent/SU839063A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

тем больше величина минимального коэффициента делени , поэтому вс кое увеличение Р ведет к увеличению М„;„ . Известен способ делени  частоты с предварительным управл емьм делением , включающий операции предварительного делени  частоты, .основного делени  частоты и управлени  Предвар тельным делением частоты, Устройство, осуществл ющее извест ный способ делени , содержит две гру пы шин, блок предварительного управл емого делител  частоты, программируемый делитель частоты, блок программируемого счетчика и входную шину, котора  соединена со счетным входом блока предварительного управл емого делител  частоты, выход которого соединен со счетным вводом программируемого делител  частоты и счетным входом блока программируемог счетчика, вход разрешени  счета которого соединен со входом управлени  и с выходом программируемого делител частоты,перва  группа шин соединена входами задани  коэффициента делени  программируемого делител  частоты, втора  группа шир соединена со вход ми задани  коэффициента пересчета блока программируемого счетчи §а, -выход которого соединен со своим входом запрещени  счета ,и со входом управлени  блока предварительного управл емого делител  частоты.Устройство работает следующим образом. Сигнал, снимаемый с выхода программируемого делител  частоты, устанав ливает первоклассные состо ни  программируемого делител  частоты и блока программируемого счетчика в соответствии с кодами на первой и второй группах шин. При этом блок программируемого счетчика производи отсчет тактовых импульсов, поступающих с выхода блока предварительного управл емого делител  частоты, и одновременно переводит блок предварительного управл емого делител  частоты в режим делени  на Р+1, который осуществл етс  до тех пор, пока блок программируемого счетчика вырабатывает сигнал управлени , длительность которого определ етс  кодовой комбинацией на второй групп шин и длительностью тактовых импуль - сов с выхода блока предварительног управл емого делител . В момент дос жени  блоком программируемого счетчика минимального состо ни  на его вькоде формируетс  сигнал, блокируюш й прохождение тактовых импульсов, при этом блок предварительного управл емого делител  частоты переводитс  в режим работы с коэффициентом делени  на Р. Весь цикл повтор етс  с частотой выходных импульсов с программируемого делител  частоты . Недостатком известного способа  вл етс  невозможность получени  минимального коэффициента делени  ниже значени  Мт;„ HP-П. Цель изобретени  - расширение диапазона коэффициентов делени  в сторону минимума при сохранении быстродействи . Дл  достижени  поставленной цели согласно способу делени  частоты с предварительным управл емым делением, включающему операции предварительного делени  частоты, основного делени  частоты и управлени  предварительным делением частоты, операцию предвари-гтельного делени  частоты производ т за N этапов одновременно с операци ми управлени  предварительным делением . В устройстве дл  осуществлени  указанного способа делени  частоты с предварительным управл емым делением , содержащем две группы шин, блок предварительного управл емого делител  частоты, программируемый делитель частоты, блок программируемого счетчика и входную шину, котора  соединена со счетным входом блока предварительного управл емого делител  частоты, выход которого соединен со счетным входом программируемого делител  частоты и счетным входом блока про граммируемого счетчика, вход разрешени  счета которого соединен со входом управлени  и с выходом программируемого делител  частоты, перва  группа шин соединена со входами задани  коэффициента делени  программируемого делител  частоты, втора  группа шин соединена со входами задани  коэффициента пересчета блока программируемого счетчика,блок предварительного управл емого делител  частоты содержит N управл емых делителей частоты, а блок программируемого счетчика содержит N программируемых счетчиков, счетные входы
которых соединены со счетным входом блока программируемого счетчика, вход разрешени  счета которого соединен со входами разрешени  счета всех программируемых счетчиков, выход 5 каждого из которых соединен со своим входом запрещени  счета и с первым входом управлени  соответствующего управл емого делител  частоты,первый выход каждого управл емого де- ю лител  частоты, кроме последнего, соединен со счетным входом последующего управл емого делител  частоты , первый выход последнего управ емого делител  частоты соединен с is ыходом блока предварительного управ емого делител  частоты,второй выход каждого управл емого делител  частоты
соединен с соответствуюпщми дополнительными входами управлени  всех пре- 20 ыдущих управл емых делителей частоы , счетный вход блока предварительного управл емого делител  частоты соединен со счетным входом первого управл емого делител  частоты,входы js задани  коэффициента пересчета блока программируемого счетчика соединены с соответствующими входами задани  коэффициента пересчета программируемых счетчиков.зо
В данном способе операци  предварительного делени  частоты и операци  управлени  предварительным делением разбиваетс  на N одновременно выполн емых операций. При этом 35
минимальный коэффициент делени  определ етс  по формуле
. (2)
Формула (2) получена следующим обра- до зом. Предположим, что имеетс  N последовательно включенных управл емых делителей частоты с коэффициентом Р . Пусть управл емые делители частоты от Р, до P(M-I) ра- 45 ботают только в режиме делени  на Р| , а последний N-ый управл емый делитель частоты может работать в двух режимах: режиме делени  на Р и режиме делени  на В,, В 50 этом случае минимальный коэффициент делени  можно найти по формулеXi: 2- - -tN v ,)- с),
то выражение справедливо и дл  jj сех остальных N-1 делителей, т.е.
..VQ.rPNH(N-0-fl (}.
1 -. Гр|Р-Л7 5)
mm 2 NL Л UИз анализа формул (З) - (З) видно,
что дл  всех М; произведение
win Pj-Pft-P-,,. Рд есть величина посто нн
Поскольку каждый из делителей управл етс  отдельным программируем счетчиком, коэффициент делени  их не зависит друг от друга, однако наибольший из зависит от наибольшего из Р т.е.
(5ырР;н).
При этом выигрьш в получении минимального коэффициента делени  следующий g riiin прототипа
- И5о5ретвни« (еирР(-0 Если учесть, что выигрьш рассматриветс  при одном и том же коэффициент делени  предварительного управл емо делител , то в общем случае можно записать
Р(Р-)
., 5
-- Л P.(sup P.-i)
МN.М
П РЯ п РГ Г1 p.-f
(б) fipJsupM
-л Дл  случа  Р Р Р, .. .Рщ получим
V-V-V--PN S
(-7). На чертеже поедставлена структурна  схема устройства, реализующего данный способ.

Claims (2)

1. Selelovace technlka, 1974, № 4, с. 142-144.
2.Техническое описание радиостанции PRM 4021 английской фирмы Racal, 10/7 (прототип).
SU792816641A 1979-09-04 1979-09-04 Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи SU839063A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792816641A SU839063A1 (ru) 1979-09-04 1979-09-04 Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792816641A SU839063A1 (ru) 1979-09-04 1979-09-04 Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи

Publications (1)

Publication Number Publication Date
SU839063A1 true SU839063A1 (ru) 1981-06-15

Family

ID=20849338

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792816641A SU839063A1 (ru) 1979-09-04 1979-09-04 Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи

Country Status (1)

Country Link
SU (1) SU839063A1 (ru)

Similar Documents

Publication Publication Date Title
US4331926A (en) Programmable frequency divider
SU839063A1 (ru) Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи
GB1281460A (en) Analog to digital converter
GB1454531A (en) Frequency comparison circuit arrangements
US3882404A (en) Timing device with pulse splitting feedback
SU815876A1 (ru) Цифровой генератор синусоидаль-НыХ СигНАлОВ
JPS5627533A (en) Frequency divider
SU542347A1 (ru) Делитель частоты импульсов с переменным коэффициентом делени
SU1127097A1 (ru) Делитель частоты с переменным коэффициентом делени
SU641658A1 (ru) Многопрограмный делитель частоты
SU462283A1 (ru) Многоканальное устройство дл преобразовани частотных сигналов в цифровой код
SU982200A1 (ru) Управл емый делитель частоты
SU645285A1 (ru) Генератор наборного кода дл многоканальных цифровых систем св зи
SU886251A1 (ru) Синтезатор частот
SU514440A1 (ru) Делитель частоты с переменным коэфициентом делени
JPS5516587A (en) Programmable divider
SU1506504A2 (ru) Умножитель частоты
SU1653155A1 (ru) Делитель частоты следовани импульсов с переменным дробным коэффициентом делени
SU1056467A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
JPS5530213A (en) Signal converter
SU372690A1 (ru) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,!
SU588649A1 (ru) Устройство дл перестройки частоты следовани импульсов
SU1150764A1 (ru) Синтезатор частот
SU1156070A1 (ru) Устройство дл умножени частоты на код