SU982200A1 - Управл емый делитель частоты - Google Patents

Управл емый делитель частоты Download PDF

Info

Publication number
SU982200A1
SU982200A1 SU813290349A SU3290349A SU982200A1 SU 982200 A1 SU982200 A1 SU 982200A1 SU 813290349 A SU813290349 A SU 813290349A SU 3290349 A SU3290349 A SU 3290349A SU 982200 A1 SU982200 A1 SU 982200A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
frequency divider
unit
divider
Prior art date
Application number
SU813290349A
Other languages
English (en)
Inventor
Александр Серафимович Сидоров
Эдуард Васильевич Волков
Владимир Иванович Кухников
Николай Николаевич Травкин
Original Assignee
Предприятие П/Я В-2438
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2438 filed Critical Предприятие П/Я В-2438
Priority to SU813290349A priority Critical patent/SU982200A1/ru
Application granted granted Critical
Publication of SU982200A1 publication Critical patent/SU982200A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
Изобретение относитс  к импульсной технике и предназначено дл  использовани  в устройствах цифросинтеза частот. Известен управл емьш делитель частоты, содержащий предвартпге;аный делитель частоты вход которого  вл етс  входом устройства, а выход соединен с первыми входами програ мирующего счетчика и делитель частоты с переменным коэффициентом делени , вторые входы которых подключены к кодирующим шинам, вход делител  частоты с переменным козффициентом делени  соединен с выходом устройства и третьим входом программирую щего счетчика, выход которого соединен с управл ющим входом предварительного делител г частоты Ц. Недостатком зтого устройства  вл ютс  низкие функциональные возможности, так ка оно не позвол ет получать дробный коэффициент делени . Наиболее блнзким к предлагаемому по технической сущности  вл етс  делитель частоты , содержащий предварительнь1Й целитель частоты, выход которого соединен с первыми входами П{юграммирую1цего счетчика и делител  частоты с переменным коэффициентом делени , второй вход которого подключен к первому выходу блока управлени , второй выход блока управлени  соединен с первым входом блока Дробных разр дов, второй вход которого соединен с выходом делител  частоты с переменным козффициентом делени , выходом блока дробных разр дов соединен с первым входом блока введени  единичных приращений, второй вход которого подаслю«йн к выходу делител  часто1ы с переменным коэффициентом делени , кроме того , третий вход блока введени  единичных П}жращений подключен к третьему выходу блока управлени , а выход соединен с вторым входом программируемого счетчика, выход которого соединен с управл ющим входом предварттельного делител  частоты 2. Недостатком известного устройства  вл етс  гизкое быстродействие, так как цепь, формирующа  управл ющий сигнал дл  реализации рробаал части коэффициента делени , состоит из- четырех последовательно соединен39 ных функциональных узлов: делител  частоты с переменным коэффициентом делени , блока дробных разр дов, блока введени  единичных приращений и программируемого счетчика. Цель изобретени  - повышение быстродействн  устройства. Поставленна  цель достигаетс  тем, что в управл емом делителе частоты, содержащем блок управлени  делитель частоты с перемен ным коэффициентом делени , блок дробных разр дов, программируемый счетчик импульсо блок введени  единичных приращений и пред варительный делитель частоты, выход которого подключен к первому входу программи емого счетчика импульсов и первому входу делител  частоты с переменным козффициен том делени , второй вход которого подключен к первому выходу блока управлени , а выход - к первому входу блока дробных разр дов и первому входу блока введени  единичных приращений, второй вход которого подсоединен к выходу блока дробных разр дов, второй вход которого подключен к второму выходу блока управлени , третий выход блока зшравлени  подсоединен к второму входу программируемого счетчика импул сов, третий вход которого соединен с выходом делител  частоты с переменным коэффициентом делени , а выход - с третьим входом блока введени  единичных приращени четвертый вход которого соединен с выходом предварительного делител  частоты, а выход - с управл ющим входом предварител ного делител  частоты. На чертеже представлена структурна  схема управл емого делител  частоты. Управл емый делитель частоты содержит предварительный делитель частоты I, вход 2 устройства, программируемый счетчик 3 импульсов, делитель частоты 4 с переменным коэффициентом делени , блок 5 управлени , блок 6 дробных разр дов, выход устройства 7, блок 8 введени  единичных приращений. Блок 8 введени  единичных- приращений пред ставл ет собой триггер с логикой стробировани  на входе. Управл емый : делитель частоты работает следующим образом. Импульсы входной частоты поступают через вход 2 устройства на вход предварительного делител  1 с двум  коэффициентами делени  выходной сигнал делител  1 частоты служит дл  тактировани  счетчика 3, делител  4 и блока 8. Выходной сигнал делител  4 поступает на выход 7 устройства, на вход счетчика 3, дл  установки исходного состо ни , на вход блока 6 дл  формировани  сигнала дробности в следующем цикле делени  и, наконец. на вход блока 8 дл  его запуска в случае наличи  сигнала дробности, поступившего от блока 6 в предьщущем цикле работы устройства . Выходной сигнал счетчика 3, возникающий после установки счетчика в состо ние, отличное от нул , поступает на соответствующий вход блока 8 дл  его запуска в случае отсутстви  сигнала дробности, либо дл  подтверждени  запуска в случае наличи  сигнала дробности. Выходной сигнал блока 8 определ ет режим работы делител  1 с меньшим коэффициентом делени  либо с коэффициентом пересчета на единицу большим. С выхода блока 5 управлени  поступают коды: на соответствующий вход счетчика 3 - код младших разр дов целой части заданного коэффициента делени  устройства, на вход делител  4 код старших разр дов целой части коэффициента делени , на вход блока 6 - код дробной части коэффициента делени  устройства . Если в соответствии с заданным коэффициентом : деле1ш  устройства младшие разр ды целой части коэффициента делени  равны нулю, а значит и код, поступающий на вход счетчика 3, равен нулю, то блок 8 не запускаетс  и делитель 1 посто нно работает с меньшим коэффициентом делени . Если при этом с выхода блока 6 в некотором текущем цикле делени  поступает сигнал дробности , то с приходом последнего выходного импульса делител  1 текущего цикла делени  устройства запускаетс  блок 8 и на его выходе формируетс  сигнал, длительность которого равна одному периоду выходной частоты делител  1. В результате в следующем цикле делени  делитель 1 работает в течение первого периода своей выходной частоты с большим коэффициентом делени , что эквивалентно вычеркиванию одного импульса из последовательности импульсов входной частоты . Если в соответствии с заданным коэффициентом делени  младшие разр ды целой части коэффициента делени  не равны нулю, а значит и код, поступающий на вход счетчика 3, не равен нулю, то выходной импульс делител  4, совпадающий по времени с последним импульсом делител  1 соответствующего цикла делени  устройства, устанавливает счетчик 3 в исходное ненулевое состо ние и на его выходе возникает сигнал разрешени  запуска блока 8. Первый выходной импульс делител  1 следующего цикла делени  запускает блок 8. Через число выходных импульсов делител  1, равное коду младщего разр да целой части заданного коэффициента делени , счетчик 3 устанавливаетс  в нулевое состо ние и с его выхода на соответ

Claims (1)

  1. Формула изобретения 25
    Управляемый делитель частоты, содержащий блок управления, делитель частоты с переменным коэффициентом деления, блок дробных разрядов, программируемый счетчик импульсов блок введения единичных приращений и пред
    982200 6 варительный делитель частоты, выход которого подключен к первому входу программируемого счетчика импульсов и первому входу делителя частоты с переменным коэффициентом деления, второй вход которого подключен к первому выходу блока управления, а выход - к первому входу блока дробных разрядов и первому входу блока введения единичных приращений, второй вход которого подсоединен к выходу блока дробных разрядов, второй вход которого подключен к второму выходу блока управления, отличающийся тем, что, с целью повышения быстродействия, третий выход блока управления подсоединен к второму входу программируемого счетчика импульсов, третий вход которого соединен с выходом делителя частоты, с переменным коэффициентом деления, а выход — с третьим входом блока введения единичных приращений, четвертый вход которого соединен с выходом предварительного делителя частоты, а выход — с управляющим входом предварительного делителя частоты.
SU813290349A 1981-05-19 1981-05-19 Управл емый делитель частоты SU982200A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813290349A SU982200A1 (ru) 1981-05-19 1981-05-19 Управл емый делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813290349A SU982200A1 (ru) 1981-05-19 1981-05-19 Управл емый делитель частоты

Publications (1)

Publication Number Publication Date
SU982200A1 true SU982200A1 (ru) 1982-12-15

Family

ID=20958846

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813290349A SU982200A1 (ru) 1981-05-19 1981-05-19 Управл емый делитель частоты

Country Status (1)

Country Link
SU (1) SU982200A1 (ru)

Similar Documents

Publication Publication Date Title
SU982200A1 (ru) Управл емый делитель частоты
SU1056467A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1088106A1 (ru) Устройство дл выделени импульсов из импульсной последовательности
SU1091351A1 (ru) Делитель частоты следовани импульсов с регулируемой длительностью импульсов
SU1566503A1 (ru) Цифровой частотный детектор
SU888335A1 (ru) Цифровой фильтр
SU1127097A1 (ru) Делитель частоты с переменным коэффициентом делени
SU363207A1 (ru)
SU1200388A1 (ru) Устройство доя формирования импульсных последовательностей
SU1051732A1 (ru) Делитель частоты с регулируемым коэффициентом делени
SU841123A1 (ru) Делитель частоты следовани импульсовС пРОгРАММНыМ упРАВлЕНиЕМ
SU1150745A1 (ru) Устройство дл обнаружени потери импульса
SU1292177A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU783993A1 (ru) Управл емый делитель частоты
SU1092757A1 (ru) Устройство дл выделени серий импульсов
SU1596453A1 (ru) Делитель частоты следовани импульсов
SU1354386A2 (ru) Цифровой умножитель частоты с переменным коэффициентом умножени
SU997255A1 (ru) Управл емый делитель частоты
SU571891A1 (ru) Устройство задержки
SU763891A1 (ru) Устройство дл сравнени чисел
SU1083330A1 (ru) Умножитель частоты
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU944098A1 (ru) Широтно-импульсный модул тор
SU696609A1 (ru) Делитель частоты с переменным коэффициентом делени
SU949791A1 (ru) Формирователь импульсов