SU1522396A1

SU1522396A1 - Управл емый делитель частоты

Info

Publication number: SU1522396A1
Application number: SU874298673A
Authority: SU
Inventors: Валерий Семенович Шипков; Владимир Иванович Гладков; Александр Александрович Менщиков; Андрей Викторович Тюрин
Original assignee: Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority date: 1987-08-31
Filing date: 1987-08-31
Publication date: 1989-11-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и цифровой измерительной аппаратуре. Цель изобретени - расширение функциональных возможностей за счет расширени диапазона изменени коэффициента делени в сторону уменьшени , а также уменьшени дискретности изменени коэффициента делени - достигаетс путем введени элемента НЕ 14, использовани в качестве триггеров счетчика 2 импульсов четырех JK-триггеров 3, 4, 5, 6 и образовани новых функциональных св зей. Кроме того, устройство содержит четыре элемента совпадени 7, 8, 9, 10 и элемент ИЛИ 12. Наиболее эффективно, с точки зрени аппаратурных затрат, применение предлагаемого делител при больших коэффициентах делени при последовательном подключении нескольких декад. 2 ил.

Description

31

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и в цифровой измерительной аппаратуре.

Цель изобретени - расширение фун ционалыщх возмокностей за счет расширени диапазона изменени коэффи- .циента делени в сторону уменьшени , а также уменьшени дискретности изменени коэс1к5)ициента делени .

На фиг.1 представлена структурна электрическа схема делител ; на фиг.2 - временные диаграммы работы делител .

Управл емый частоты содержит входную шину 1, счетчик 2 импульсов , выполненный на четырех JK- триггерах 3, 4, 5, 6, элементы 7, 8, 9, 10 совпадени , шины 11 кода уп

равлени , элемента ИЛИ 12, выходную шину 3, элемент НЕ 14.

Устройство работает следующим образом .

Пусть по шине 1 непрерывно поступает импульсна последовательность (например, меандр) при этом коэффициент делени равен :. 10/S (из 10 входных импульсов S-выходных). В исходном состо нии триггеры 3-6 счетчика 2 наход тс в нулевом состо нии на шине, 1 1 устанавливаетс код коэффициента делени , например, 9. Импулсы с шины I поступают на счетчик 2 и через элемент 14 на. все элементы 7-10 совпадени . Счетчик 2, например дес тичный, считает поступившие на его вход по шине 1 импульсы, выдава на выходе результат счета в виде четырехразр дного параллельного кода на выходах 8, 4, 2, 1. По приходу дес тичного импульеа на вход счетчика 2, последний формирует сигнал на выходе, который устанавливает триггеры 3-6 в нулевое положение. Таким образом, счетчик делит входную частоту на 10 (по приходу 10 импульсов на вход, счетчик 2 формирует один импульс на выходе). Это отображено на фиг,2,

Максимальное число импульсов на выходе 13 в..течение одного цикла работы (врем , в течение которого на вход счетчика 1 поступает 10 импульсов ) равно 9. Если S, S 1, а S-j Зэ ( код 9|о 100), то в течение этого цикла на выходе а по вл етс 1 импульс, на выходах о и & будет держатьс низкий потенциал

логического О, на выходе fi по

10

15

витс 8 импульсов. Эти импульсы не совпадают по времени. Если логичес- ки сложить выходные сигналы q , S , it It то получитс последовательность, число импульсов которой равно 9. Путем запрета сигналов а , & , §i, 7- входными сигналами формируют последовательности импульсов на выходе 13 с числом импульсов от О до 9. Код числа S (), шина кода управлени 11 имеет значение весов разр дов 8, 4, 2, 1, которые соот- ветствз ют числу импульсов, пропускаемых на выход 13 cxeMi.1 за врем одного цикла работы.

В качестве элементов совпадени 7-10 используютс элементы И 4. На четвертый вход каждого элемента 7- 10 совпадени поступают сигналы с шины 11 кода управлени , которые либо запрещают, либо разрешают работу- этих .элементов. На первый вход каждо- 25 го элемента 7-10 совпадени приходит инвертированна входна импульсна последовательность, на оставшиес входы приход т сигналы со счетчика. : Указанное соединение элементов 7- 10 дает возможность на выходе о формировать один импульс, на выходе S - два импульса, на выходе & - четыре импульса, на выходе i - восемь импульсов.

20

30

Если обозначить (фиг.2) выходное четырехразр дное параллельное слово дес тичного счетчика 2:

1 А

2 В 4 €

8 Д,

то можно записать формулы формировани сигналов а,о,В,-21

, а АлЛл 1 5 АлВлГ 1 S АдДлГ 1

г ллгс- 1

йормула изобретени

Управл емый делитель частоты, содержащий счетчик импульсов, содержа- рщй четыре триггера, тактовый вход первого из которых соеданен с входной шиной, первый, второй, третий, четвертый элементы совпадени , кода управлени , кажда из которых подключена к первому входу соответствующего элемента совпадени , выход каждого из которых соединен с соответствующим входом элемента ИЖ, выходную тину, причем инверсный выход первого триггера подключен к второму входу первого элемента совпадени , а инверсный выход четвертого триггера подключен к

та совпадени , инверсный выход первого 1Ж-триггера соединен с вторым входом третьего элемента совпадени , пр мой выход второго JK-триггера соединен с вторыми J--H К-входами третьего JK-триггера и вторым J-входом четвертого JK-триггера, пр мой выход третьего JK-триггера соединен с третьим JBTopoMv входу четвертого элемента входом четвертого JK-триггера, пр мой

падени , о тличающийс тем, что, с целью расширени функциональных возможностей за счет расширени диапазона изменени коэффициента делени в сторону уменьшени , а 15 также уменьшени дискретности изменени коэффициента делени , в качестве триггеров используютс JK-триггеры, причем пр мой выход первого JK-триггера соединен с первыми J- и К-входами 20 второго, третьего, четвертого JK-триг- геров и вторым входом второго элеменвыход четвертого JK-триггера соединен с третьим входом первого элемента совпадени , а инверсный выход - с вторым J-входом второго JK-триггера и треть - ими входами третьего и четвертого элементов совпадени , причем выходна шина делител соединена с выходом элемента ИЛИ, входна ишна Соединена с тактовыми входами второго, третьего четвертого JK-триггеров и через элемент НЕ - с четвертыми входами элементов совпадени .

1522396

та совпадени , инверсный выход первого 1Ж-триггера соединен с вторым входом третьего элемента совпадени , пр мой выход второго JK-триггера соединен с вторыми J--H К-входами третьего JK-триггера и вторым J-входом четвертого JK-триггера, пр мой выход третьего JK-триггера соединен с третьим Jвходом четвертого JK-триггера, пр мой

выход четвертого JK-триггера соединен с третьим входом первого элемента совпадени , а инверсный выход - с вторым J-входом второго JK-триггера и треть - ими входами третьего и четвертого элементов совпадени , причем выходна шина делител соединена с выходом элемента ИЛИ, входна ишна Соединена с тактовыми входами второго, третьего четвертого JK-триггеров и через элемент НЕ - с четвертыми входами элементов совпадени .

Claims

Формула изобретения

Управляемый делитель частоты, содержащий счетчик импульсов, содержащий четыре триггера, тактовый вход первого из которых соединен с входной шиной, первый, второй, третий, четвертый элементы совпадения, шины кода управлениякаждая из которых подклю5

1522396 6 чена к первому входу соответствующего элемента совпадения, выход каждого из которых соединен с соответствующим входом элемента ИЛИ, выходную шину, причем инверсный выход первого триггера подключен к второму входу первого элемента совпадения, а инверсный выход четвертого триггера подключен к второмч входу четвертого элемента cob-jq падения, о тличающийся тем, что, с целью расширения функциональных возможностей за счет расширения диапазона изменения коэффициента деления в сторону уменьшения, а 15 также уменьшения дискретности изменения коэффициента деления, в качестве триггеров используются JK-триггеры, причем прямой выход первого JK-триггера соединен с первыми J- и К-входами 20 второго, третьего, Четвертого JK-триггеров и вторым входом второго элемен та совпадения, инверсный выход первого JK-триггера соединен с вторым входом третьего элемента совпадения, пря мой выход второго JK-триггера соединен с вторыми J-и К-входами третьего JK-триггера и вторым J-входом четвертого JK-триггера, прямой выход третьего JK-триггера соединен с третьим Jвходом четвертого JK-триггера, прямой выход четвертого JK-триггера соединен с третьим входом первого элемента совпадения, а инверсный выход - с вторым J-входом второго JK-триггера и третьими входами третьего' и четвертого элементов совпадения, причем выходная шина делителя соединена с выходом элемента ИЛИ, входная шина Соединена с тактовыми входами второго, третьего четвертого JK-триггеров и через элемент НЕ - с четвертыми входами элементов совпадения.