SU1385246A1

SU1385246A1 - Цифровой частотный компаратор

Info

Publication number: SU1385246A1
Application number: SU864092573A
Authority: SU
Inventors: Константин Анатольевич Вьюниченко; Сергей Анатольевич Воронов
Original assignee: Предприятие П/Я В-8803
Priority date: 1986-05-29
Filing date: 1986-05-29
Publication date: 1988-03-30

Abstract

Изобретение относитс к радиотехнике . Цель изобретени - повьшё- . ние точности при работе с ЧМ-сигнала- .ми. Устр-во содержит счетчики импульсов (си) 1 и 2, зл-ты И 4 и 6, RS-триггер 7. Введены СИ 3, реверсивный счетчик (РС) 5. Сигналы с частотами f, и fJ, периодически измен ющимис относительно опорной частоты f , поступают соответственно на тактовые входы СИ 1 и 2, а сигналы f(,n - на СИ 3. В случае, когда f, ,n, первым заполн етс СИ 1, и на его выход поступают импульсы с частотой f,/2 , где N - разр дность счетчика. В случае, когда ,fjj , первым заполн етс СИ 2, и на его выход поступают импульсы с частотой . Эти импульсы поступают на вход обратного счета PC 5 и на 2-й вход зл-та 4, по выходному сигналу к-рого СИ 1-3 устанавливаютс в исходное состо ние. Сигналы, поступающие на вход : пр мого шш обратного счета PC 5, увеличивают или уменьшают код PC 5 до по влени сигнала переноса или заема на его выходах, к-рые устанавливают RS-триггер 7 в состо ние, соответствующее определенному соотношению входных частот. Одновременно один из сигналов переноса или заема через эл-т 6 поступает на вход установки PC 5, к-рый устанавливаетс в исходное состо ние, при к-ром число, записываемое в него, равно половине объема PC 5. Дл случа , когда fan вл етс макс., первым заполнитс СИ 3 По его выходному сигналу через эл-т 4 все СИ 1-3 установ тс в исходное состо ние, а на выходе устр-ва сохранитс предыдущий результат сравнени . I ил. (Л С

Description

10

Изобретение относитс к радиотехнике и может быть использовано в системах св зи с частотно-модулированными сигналами (например, дл выборки максимального речевого сигнала), в системах автоматического управлени , а также в электроизмерительных устройствах .

. Цель изобретени - повьшение точности при работе с частотно-модулированными сигналами.

На чертеже приведена структурна электрическа схема цифрового частотного компаратора.

Цифровой частотньй компаратор содержит первый 1, второй 2 и третий 3 счетчики импульсов, первый элемент И 4, реверсивный счетчик 5, второй элемент И 6 и RS-триггер 7.

Цифровой частотный компаратор работает следующим образом.

Сигналы с частотами f, и f, периодически измен ющимис относительно опорной частоты f, поступают соот- 25 ветственно на тактовые входы счетчиков 1 и 2 импульсов, а сигналы опорной частоты fj,n - на тактовый вход

ленному соотношению входных частот. Одновременно один из сигналов переноса или заема через второй элемент г И 6 поступает на вход установки реверсивного счетчика 5, который устанавливаетс в исходное состо ние, при котором число, записьшаемое в него, равно половине объема реверсивного счетчика 5.

Дл случай, когда f вл етс

максимальной из «трех входньпс частот, первым заполн етс третий счетчик 3 импульсов, и по его выходному сигна- 15 лу через первый элемент И 4 счетчики 1-3 импульсов устанавливаютс в исходное состо ние, а на выходе цифрового частотного компаратора сохран етс предьщущий результат сравнени .

20

Claims

Формула изобретени

Цифровой частотный компаратор, содержащий первый и второй счетчики импульсов, тактовые входы которых вл ютс первым и вторым входами цифрового частотного компаратора соответственно , входы сброса счетчиков импульсов объединены и подключены к

счетчика 3 импульсов. В случае, когда f, , первым заполн етс пер-30 выходу первого элемента И, первый вый счетчик 1 импульсов, и на его и второй входы которого соединены с выход поступают импульсы с частотой выходами первого и второго счетчиков f,, где N - разр дность счетчика. импульсов соответственно, RS-триггер, Эти импульсы поступают на вход пр мо- пр мой и инверсный выходы которого Го счета импульсов реверсивного счет- ,r вл ютс выходами цифрового частот- чика 5 и на первый вход первого эле- ного компаратора, и второй элемент мента И 4, по выходному сигналу ко- И, отличающийс тем, что,

с целью повышени точности при работе с- частотно-модулированными сигна- 4Q лами, в него введены реверсивный счетчик и третий счетчик импульсов, тактовый вход которого, вл етс тре- тгьим входом цифрового частотного

торого счетчики 1-3 импульсов устанавливаютс в исходное состо ние, и цикл сравнени повтор етс . В случае , когда ,fon, первым заполн етс второй счетчик 2 импульсов, и на его выход поступают импульсы с частотой . Эти .импульсы поступают на вход обратного счета импульсов реверсивного счетчика 5 и на второй вход первого элемента И 4, по выходному сигналу которого счетчики 1-3 импульсов устанавливаютс в исходное состо ние. Сигналы, поступающие на вход пр мого или обратного счета импульсов реверсивного счетчика 5, увеличивают или уменьшают код реверсивного счетчика до по влени сигнакомпаратора ,

а его выход подключен

,с К третьему входу первого элемента И, выход которого подключен к входу сброса третьего счетчика импульсов, вход пр мого счета и вход обратного счета реверсивного счетчика подключены к выходам первого и второго счетчиков импульсов соответственно, выход переноса и выход заема реверсивного счетчика соединены с первыми и вторыми входами RS-триггера и вто50

ленному соотношению входных частот. Одновременно один из сигналов переноса или заема через второй элемент И 6 поступает на вход установки реверсивного счетчика 5, который устанавливаетс в исходное состо ние, при котором число, записьшаемое в него, равно половине объема реверсивного счетчика 5.

Дл случай, когда f вл етс

максимальной из «трех входньпс частот, первым заполн етс третий счетчик 3 импульсов, и по его выходному сигна- лу через первый элемент И 4 счетчики 1-3 импульсов устанавливаютс в исходное состо ние, а на выходе цифрового частотного компаратора сохран етс предьщущий результат сравнени .

Формула изобретени

Цифровой частотный компаратор, содержащий первый и второй счетчики импульсов, тактовые входы которых вл ютс первым и вторым входами цифрового частотного компаратора соответственно , входы сброса счетчиков импульсов объединены и подключены к

выходу первого элемента И, первый и второй входы которого соединены с выходами первого и второго счетчиков импульсов соответственно, RS-триггер, пр мой и инверсный выходы которого вл ютс выходами цифрового частот- ного компаратора, и второй элемент И, отличающийс тем, что,

компаратора,

а его выход подключен

К третьему входу первого элемента И, выход которого подключен к входу сброса третьего счетчика импульсов, вход пр мого счета и вход обратного счета реверсивного счетчика подключены к выходам первого и второго счетчиков импульсов соответственно, выход переноса и выход заема реверсивного счетчика соединены с первыми и вторыми входами RS-триггера и вто