SU570205A1 - Делитель чатоты на 2,5 - Google Patents
Делитель чатоты на 2,5Info
- Publication number
- SU570205A1 SU570205A1 SU7602348072A SU2348072A SU570205A1 SU 570205 A1 SU570205 A1 SU 570205A1 SU 7602348072 A SU7602348072 A SU 7602348072A SU 2348072 A SU2348072 A SU 2348072A SU 570205 A1 SU570205 A1 SU 570205A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- input
- zero
- bit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА 2,5
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последооательности импульсов на 2.5.
Известны делители частоты, каждый . разр д которых содержит триггеры пам ти, комкгутационные триггеры и элементы И-НЕ tl,2.
Первое из известных устройств содержи большое количество оборудовани и обладает невысокой надежностью.
Второе устройство вл етс более совершенным н содержит три разр да, каждый из которых состоит из триггера пам ти и элемента И-НЕ, двух коммутационных триггеров и дополнительного элемента И-НЕ, npv этом к входной шине подключены единичный вход первого коммутационного триггера, нулевой вход второго коммутационного триггера и входы элементов И-НЕ второго и третьего разр дов. Единичный выход первого коммутационного триггера соединен с нулевым входом триггера пам ти первого разр да и с нулевым входом второго коммутационного триггера, нулевой выход которого соединен с единичным входом триггера пам ти первого разр да и со входом элемента И-НЕ второго разр да. Единичньй выход триггера Пам ти первого разр да подклЮ чен к единичному входу второго коммутационного триггера р ко входу элемента И-НЕ второго разр да, выход которого соединен с единичными входами триггеров пам ти первого и второго разр дов и со входом элемента И-НЕ третьего раз да. Нулевой выход триггера пам ти второго разр да подключен к нулевым входам триггера пам ти первого разр да и второго коммутационного триггера, единичный выход триггера пам ти второго разр да соеди йен со входом элемента И-НЕ третьего разр да, выхс i которого подключен к единичным входам триггеров пам ти второго и третьего разр дов. Нулевой выход триг гера пам ти третьего разр да соединен с нулевым входом триггера пам ти второго разр да.
Однако известное устройство вьшопнено на большом ктичестве элементов И-НЕ и, следо1затвл1 но, обладает невысокой иодеж их:тью . Цель изобретени - повышение надежнос ти работы устройства. Дл этого в делителе частоты па 2,5,содержанюм три разр да, каждый из которы состо т из триггера пам ти и элемента Hи двух коммутационных триггеров и дополнитйльного элемента , единичный выход первого коммутационного триггера соединен со входом элементов И-НЕ первого и второго разр дов и с нулевым входом триггера пам ти третьего разр да, нулевой выход второго коммутадионЕшго триггера подключен ко входу элемента И-НЕ первого разр да, единичный выход триггера пам ти первого разр да соединен со входом элемента И-НЕ первого разр да, выход элемента второго разр да подключен ко входу дополнительного элемента И-НЕ, выход эле: 1ента И-НЕ третьего разр да соединен с нулевым входом второго комму тационного триггера, нулевой выход триггера пам ти третьего разр да соединен со «.ходом элемента И-НЕ второго разр да, а единичный выход триггера пам ти третьего разр да подключен ко входу элемента И-НЕ первого разр да, вьгсод которого сое динен с нулевым входом первого коммутационного триггера и со аходом дополнительного элемента И-НЕ, На чертеже представлена структурна электрическа схема делител частоты на 2,5. Устройство содержит элементы 1-6 И-НЕ, попарно образующие триггеры пам ти первого, второго и третьего разр дов, .элементы 7-9 И-НЕ этих разр дов, элементы Ю-13 И-НЕ, попарно образующие первый и второй коммутационные триггеры элемент 14 И-НН дополнительный, входную шину 15, выходную шину 16. Устройство работает следующим образо В исходном состо нии триггеры пам ти всех разр дов нахрд тс в нулевом состо нии, а тактирующий сигнал, Люступаю.щий на входную шину 1Й, отсутствует (равеЕ логическому нулю). В этом случае на выходах элементов 7,11,12,13,1,8,3,9,5 бу дет сигнал, равный логической единице, на выходах остальных элементов будет сигнал равный логическому нулю. С при:ходом пер вого тактирующего импульса открываетс -jvMeMRUT 12 и на его выходе по вл етс сигн л, равный логическому нулю, который устан.чвли. триггер первого разр да п едииич. о .-осто ипе. Наличие св зи с RbtxuAii Гло.мента 12 на нходы элементов .1.3 и 8 1}р и тст ует по влению на кыко;i:i . . .ЧЯО.МРНТОР сигнала, равного лиги ческому нулю, гз момент действи тактирую .шег.о сигнала, Послеокончани действи тактирую.шего импульса на выходе элемента 13 по вл етс сигнал, равный логическому нулю, поэтому с приходом второго тактирующего импульса логический нуль по вл етс на выходе элемента 8, который устанавливает триггер второго разр да в единичное состо ние и через дополнительный элемент 14 поступает на выходную шину 16. Сигнал, равный логическому iнулю, с нулевого выхода триггера второго разр да (элемент 3) устанавливает в нулевое состо ние триггер второго разр да. Наличие св зей и с вьгхода элемента 8 на в.ходы элементов 2 и 9 преп тствует по влению на вьрсодах этах элементов сигнала, равного логическому нулю, в момент действи так- ирующего сигнала. Аналогичным образом с приходом третьего тактирующего импульса логический нуль по вл етс на выходе элемента 9, устанавлива триггер третьего разр да в единичное состо ние, при этом сигналом с вы .хода элемента 5 триггер второго разр да устанавливаетс в нулевое состо ние. Наличие св зи с выхода элемента 9 на вход элемента 12 преп тствует открыванию элемента 12 в момент действи третьего тактирующего импульса. С приходом четвертого тактирующего импульса открываетс элемент 12. По вившийс на его выходе сигнал, равный логическому нулю, устанавливает триггер первого разр да в единичное состо ние, наличие св зи с выхода элемента 3 2 на вход элемента 7 Преп тствует по влению на выходе элемента 7 сигнала, равного слогическому нулю, в момент действи тактирующё го импульса. По окончании действи тактирующего импульса на выходе элемента 7 по вл етс сигнал, равный логическому нулю , который через элемент 14 поступает на выходную шину 16, а на выходе элемента 10 по вл етс сигнал, . равный логической единице. С приходом п того тактирующего импульса открываетс элемент 11, по вившийс на его выходе сигнал, равный логическому нулю, устанавливает триггеры первого и третьего разр дов в нулевое состг. то ние и закрывает элемент 7. Наличие св зей Свьгхода элемента 11 на входы элементов 10, 12, 8 преп тствует по влению опасных сост заний в схеме устройства. По окончании действи п того тактирующего импульса схема возвращаетс в исходное состо ние. Таким образг.-м, на 5 входных импульсов схема выдает два выходных, т.е. происходит деление частоты на 2,5, приче.ч выход
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602348072A SU570205A1 (ru) | 1976-04-16 | 1976-04-16 | Делитель чатоты на 2,5 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602348072A SU570205A1 (ru) | 1976-04-16 | 1976-04-16 | Делитель чатоты на 2,5 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU570205A1 true SU570205A1 (ru) | 1977-08-25 |
Family
ID=20657048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602348072A SU570205A1 (ru) | 1976-04-16 | 1976-04-16 | Делитель чатоты на 2,5 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU570205A1 (ru) |
-
1976
- 1976-04-16 SU SU7602348072A patent/SU570205A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870010688A (ko) | 잡음펄스 억제회로 | |
SU570205A1 (ru) | Делитель чатоты на 2,5 | |
SU576662A1 (ru) | Делитель на 7 | |
SU566359A1 (ru) | Делитель частоты на 1,5 | |
SU1279061A1 (ru) | Делитель частоты на три | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU801256A1 (ru) | Делитель частоты на 44 | |
SU869060A1 (ru) | Делитель частоты импульсов | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU368594A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЛОГИЧЕСКИХ | |
SU871321A1 (ru) | Формирователь импульсов по фронтам двоичного сигнала | |
JPS5679524A (en) | Conversion circuit for duty cycle | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU558389A2 (ru) | Устройство дл задержки пр моугольных импульсов | |
SU1580535A2 (ru) | Троичное счетное устройство | |
JPS5798040A (en) | Comparator for serial magnitude | |
SU1103352A1 (ru) | Устройство дл формировани серий импульсов | |
JPS5676634A (en) | Counting circuit | |
SU1569976A1 (ru) | Делитель частоты на три | |
SU1058072A2 (ru) | Делитель частоты следовани импульсов | |
RU1812636C (ru) | Делитель частоты с переменным коэффициентом делени | |
SU765804A1 (ru) | Устройство дл возведени в квадрат | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1288926A1 (ru) | Устройство синхронизации | |
SU1265981A1 (ru) | Устройство дл выделени импульсов |