SU1569976A1 - Делитель частоты на три - Google Patents
Делитель частоты на три Download PDFInfo
- Publication number
- SU1569976A1 SU1569976A1 SU884463173A SU4463173A SU1569976A1 SU 1569976 A1 SU1569976 A1 SU 1569976A1 SU 884463173 A SU884463173 A SU 884463173A SU 4463173 A SU4463173 A SU 4463173A SU 1569976 A1 SU1569976 A1 SU 1569976A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flip
- flop
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - повышение симметрии выходного сигнала в широком частотном диапазоне. Цель изобретени достигаетс путем введени элемента НЕ 7, элемента И-НЕ 8 со св з ми. Устройство также содержит D-триггер 1, RS-триггеры 2, 3, элементы И-НЕ 4, 5, входную 6 и выходную 9 шины. 1 ил.
Description
Фиг.1
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в синтезаторах частот.
Цель изобретени - повышение симметрии выходнбго сигнала в широком частотном диапазоне.
На фиг.1 приведена электрическа функциональна схема устройства; на фиг. 2 - временные диаграммы его ра- (боты.
Делитель частоты на три содержит D-триггер 1, первый и второй RS-триг- геры 2.и 39 первый и второй элементы И-НЕ 4 и Ь, входную шину 6, подключенную к С-входу D-триггера 1, пр мой выход первого RS-триггера 2 подключен к третьему входу второго элемента И-НЕ 5, выход которого подключен к S-входу второго RS-триггера З, R-вход которого подключен к пр мому выходу первого RS-триггера 1, содержит также элемент НЕ 7, третий элемент И-НЕ 8, выход которого соединен с S -входом первого RS-триггера 1, первый вход - с инверсным выходом D-триггера 1 и D-входом D-триггера 1, второй вход - с выходом элемента НЕ 7, вход которого подключен к входной шине 6, пр мой выход D-триггера 1 подключен к первому входу второго элемента И-НЕ 5, второй вход которого подключен к выходу элемента НЕ 7, причем пр мой выход второго RS-триггера З подключен к второ.му входу первого элемента И-НЕ 4, первый вход которого подключен к входной шине 6, а выход подключен к R-входу первого RS-триггера 2, выход которого подключен к выходной шине 9, инверсный выход второго RS-триггера З подключен к S-входу D-триггера 1.
Делитель частоты работает следующим образом.
Пусть триггеры 1 и 3 наход тс в нулевом состо нии (0 0 и Q j 3 на фиг. 2). Тогда, при отсутствии счетных импульсов на входной шине 6 (С 0) на выходе инвертора 7 устанавливаетс единица, котора совместно с единицей, поступающей с инверсного выхода триггера i на дру гой вход элемента И-НЕ 8У приведет к срабатыванию последнего и по влению на его выходе нул , под воздействием которого триггер 2 установитс в состо ние 1, котора поступает на выход 9 устройства.
5
0
5
0
5
0
5
0
5
При поступлении в устройство импульсов С, имеющие скважность, равную 2, по положительному фронту первого импульса триггер 1 переключитс в состо ние 1, при котором на его инверсном выходе устанавливаетс нулевой потенциал, блокирующий прохождение через первый элемент И-НЕ 8 первого инверсного импульса С на триггер 2. Второй элемент И-НЕ 5 по этому импульсу С срабатывает, так как на его оба разрешающих входа поступают единицы с пр мых выходов триггеров 1 и 2, и на его выходе по витс О, который триггер 3 установит в состо ние 1 по входу S. При этом на его пр мом выходе по витс единичный потенциал, разрешающий работу третьего элемента И-НЕ 4, а на инверсном выходе - нулевой потенциал, удерживающий триггер 1 по его S-входу в единичном состо нии, при котором продолжаетс блокирование элемента И-НЕ 8 нулем.с инверсного выхода триггера 1. Поэтому второй импульс С не воздействует на состо ние триггера 1, но через элемент И-НЕ 4 сбросит триггер 2, на пр мом выходе которого установитс О, под воздействием которого установитс в О также триггер 3, который заблокирует элемент И-НЕ/4, но снимет нулевой потенциал с S-входа триггера 1, который останетс в единичном состо нии, так как срабатывает по фронту счетных импульсов, и сможет вернутьс в нулевое состо ние только по фронту следующего импульса С.
При поступлении третьего импульса С триггер 1 переключаетс в О, блокируетс элемент И-НЕ 5, но снимаетс блокировка с элемента И-НЕ 8. Поэтому с приходом третьего инверсного импульса С с выхода инвертора 7 от- ткроетс только элемент И-НЕ 8 и переключитс в 1 только триггер 2, который будет находитьс в единичном состо нии, пока не поступит четвертый импульс С, переключающий аналогично первому импульсу триггер 1 в единичное состо ние, разрешающее i сброс второго триггера 2 в О по п тому импульсу С, действующему аналогично второму импульсу С.
Следовательно (фиг. 2), переключени триггера 1 происход т по первому , третьему и четвертому импульсам
-, Тге„ этим тригг , - г.
следовани делитс на три, но скважность его выходного сигнала не равна двум. Переключени триггера 2 происход т по второму и п тому импульсам С и третьему инверсному импульсу С, т.е. вторым триггером 2 частота следовани импульсов С также делитс на три, но скважность q его выходного сигнала равна 2.
Дл надежной работы устройства при воздействии второго импульса необходимо соблюдение следующего услови :
Ч
ч +
ч +
V
где t - врем переключени триггера 1; t - врем переключени тригге-
ра 2; t - врем переключени триггера 3; t, - врем срабатывани третьего
элемента И-НЕ 4.
При соблюдении указанного услови обеспечиваетс надежна работа триггера 1 и всего делител частоты на три, что легко выполн етс при использовании в качестве триггера 1 уки версального В(Т)-триггера.
Полна симметри выходного сигнала получаетс дл рассматриваемого и известного устройств при выполнении равенства длительностей импульса t
и паузы tn величине 3tc, при скважности счетных импульсов qc 2, т.е.
п
3tc,
где tc - длительность счетных (входных ) импульсов.
Нарушение этой симметрии зависит от величин задержек логических элементов и схемотехники обоих устройств .
Более точный временной анализ устройства по изобретению показывает, что врем задержки tL по влени единичного уровн на выходе Oj, RS-триг- гера 2 и устройства (Q 1) относительно отрицательного фронта счетных импульсов С определ етс суммарным временем срабатывани элементов 7 и 8 и элемента И-НЕ в триггере 2, т.е. имеем }
976
6
а врем задержки t ° установлени нулевого уровн на этом же выходе (Q2 0) относительно положительного фронта счетных импульсов С определ етс суммарным временем срабатывани элемента 4 и двух элементов И-НЕ в триггере 2
в и2-t
- t
2-7
15
Тогда реальна длительность tM выходного импульса будет
tM - 3tc- (t j- tj). (1,1)
а
Из-за технологического разброса Jtcp времен tcp срабатывани логических элементов - -0
t }
at
t 0 и имеем
ср
Э
Так как уменьшение tH приводит к увеличению tn, и наоборот, то отклонение от симметрии выходного сигнала можно оценить величиной
t,I - 2- at
(1.2)
а
относительное рии величиной
отклонение от симметл I tM - tn| 2 Л tcp
- -зГс 3tc
35
т ч.
/at.
(1.3)
так как
qutc
тг
iC, где qc - скважность счетных импульсов, fc - их частота и Тс - период следовани .
Временной анализ известного устройства показывает, что дл него врем задержки t . определ етс суммарным временем 2tcp задержки распространени сигнала от входа С до пр мого выхода D(T) триггера 1.двум элемента0
5
ми И-НЕ . о
2t
ср
а врем задержки
и определ етс суммарным временем
распространени сигнала С 0 через
элемент ИЛИ 3 ивход R до выхода триггера 1 и равно
I 3t P
С учетом технологического разброса Atce времен t
-f
ср
(4tcp,i
сср)
t;+1 . +1
1-1
в известном устройстве реальна длительность выходного импульса будет
tj - 3tc-|(t1 - tj ) + tftp - 3tc + (tcp + dtef),(2.1)
отклонение от симметрии выходного сигнала
|tH - tH | 2 (tcp + -at); (2.2)
а относительное отклонение от симметрии
3 q (tfcP + At
(2.3)
Сопоставл оба устройства по свойствам, можно заключить на основании полученных выражений (1.1-1.3) и (2.1-2.3) следующее:
а)в предлагаемом устройстве при отсутствии технологического разброса временных параметров (dtCp- 0 при точной технологии) возможна полна симметри входного сигнала, а также
jнаблюдаетс более слаба зависимость от частоты входных (счетных) импульсов , определ ема величиной 4tcp fc;
б)в известном устройстве существует ассиметри выходного сигнала из-за наличи посто нной разницы меж ду длительност ми импульса и паузы
в две элементарные задержки и поэто- му симметри этого сигнала невозможна даже при точной технологии, причем нарушение симметрии будет про в- л тьс с ростом частоты входного сигнала намного сильнее, чем у предлагаемого устройства, так как
(tcp + atc, ) -fe Att fc.
-cp
-cp
tp
Таким образом, положительный эффект от использовани предлагаемого технологического решени по сравнению с известным устройством заключа- 45
0
5
0
5
о
,.
0
5
етс в достижении более высокой симметричности выходного сигнала и ее сохранении в более широком (в несколько раз, определ емом отношением
t cp + и ..
-) диапазоне рабочих часAtcf
тот. Кроме того, предлагаемое устройство более технологично, так как использует однотипные элементы И-НЕ.
Claims (1)
- Формула изобретениДелитель частоты на три, содержащий D-триггер, первый и второй RS- триггеры, первый и второй элементы И-НЕ, входную шину, подключенную к С-входу D-триггера и первому входу первого элемента И-НЕ, пр мой выход D-триггера подключен к первому входу второго элемента И-НЕ, отличающийс тем, что, с целью повышени симметрии выходного сигнала в широком частотном диапгзоне, в него введен элемент НЕ, третий элемент И-НЕ, выход которого соединен с S- входом первого RS-триггера, первый вход - с инверсным выходом гера и D-входом D-триггера, второй вход - с выходом элемента НЕ, вход которого подключен к входной шине, а выход - к второму входу второго элемента И-НЕ, третий вход которого подключен к пр мому выходу первого RS-триггера, а выход к -входу второго RS-триггера, пр мой выход которого подключен к второму входу первого элемента И-НЕ, а инверсный выход - к S-входу D-триггера, при этом пр мой выход первого RS-триггера подключен к R-входу второго RS-триггера и выходной шине устройства, а выход первого элемента И-НЕ подключен к li-входу первого RS-триггера.QJПП.Фиг. Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884463173A SU1569976A1 (ru) | 1988-07-20 | 1988-07-20 | Делитель частоты на три |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884463173A SU1569976A1 (ru) | 1988-07-20 | 1988-07-20 | Делитель частоты на три |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1569976A1 true SU1569976A1 (ru) | 1990-06-07 |
Family
ID=21390897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884463173A SU1569976A1 (ru) | 1988-07-20 | 1988-07-20 | Делитель частоты на три |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1569976A1 (ru) |
-
1988
- 1988-07-20 SU SU884463173A patent/SU1569976A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 784004, кл. Н 03 К 23/00, 22.01.79. Авторское сг.идетельство СССР № 1354414, кл. И 03 К 23/40, 17.01.86. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2539600B2 (ja) | タイミング発生装置 | |
SU1569976A1 (ru) | Делитель частоты на три | |
US4282488A (en) | Noise eliminator circuit | |
ITMI991386A1 (it) | Circuito per realizzaione di un tempo minimo di wake - up nei circuiti logici di wake - up | |
SU1589373A1 (ru) | Частотно-фазовый дискриминатор | |
SU1221726A1 (ru) | Устройство дл задержки импульсов | |
SU1272500A1 (ru) | Счетное устройство с контролем | |
SU871338A1 (ru) | Счетчик импульсов с коэффициентом пересчета 2 @ +1 | |
SU1064435A2 (ru) | Устройство дл формировани пачек импульсов | |
RU4423U1 (ru) | Устройство выделения заданного по счету импульса из последовательности | |
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
RU2047272C1 (ru) | Реверсивный двоичный счетчик | |
SU765804A1 (ru) | Устройство дл возведени в квадрат | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU1465950A1 (ru) | Устройство дл парафазной временной прив зки импульсов | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU993467A1 (ru) | Селектор импульсов | |
SU570205A1 (ru) | Делитель чатоты на 2,5 | |
SU1091162A2 (ru) | Блок приоритета | |
SU577659A1 (ru) | Устройство допускового контрол частоты следовани импульсов | |
RU2090971C1 (ru) | Устройство для выделения первого импульса из серии | |
SU1525876A1 (ru) | Устройство дл выделени тактового импульса | |
RU2447535C1 (ru) | Реле частоты биений | |
SU1511853A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1580534A1 (ru) | Троичное счетное устройство |