SU843248A2 - Двоично-дес тичное пересчетноеуСТРОйСТВО - Google Patents

Description

(54) ДВОИЧНО-ДЕСЯТИЧНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО

1

Изобретение относитс  к электронной и вычислительной технике и может быть использовано в цифровых системах автоматического контрол  и управлени .

По основному авт. св. № 746947 известно двоично-дес тичное пересчетное устройство , содержанлее двоичный реверсивный счетчик, дешифратор и формирователь, счетный вход двоичного реверсивного счетчика соединен со счетным входом двоично-дес тичного пересчетного устройства, управл ющий вход которого соединен с управл ющим входом двоичного реверсивного счетчика, пр мее выходы второго и четвертого разр дов которого соединены с входами дешифратора , выход..которого соединен с первым входом формировател , выход которого соединен с установочными входами второго и третьего разр дов двоичного реверсивного счетчика, вспомогательный вход формировател  соединен с управл ющим входом двоично-дес тичного пересчетного устройства, счетный вход которого соединен с входом инвертора, выход которого соединен с дополнительным входом формировател , вспомогателььный выход которого соединен с установочными входами первого и четвертого разр дов двоичного реверсивного счетчика . Формирователь содержит триггер и элемент И-НЕ, входы и выход которого соединены соответственно с вспомогательным входом формировател , пр мым выходом триггера и вспомогательным выходом формировател , дополнительный вход и выход которого соединены соответственно с первым управл ющим входом и инверсным выходом триггера, второй управл ющий вход которого соединен с первым входом формировател  1.

Недостаток известного устройства - снижение быстродействи  устройства в целом из-за необходимости примен ть в формирователе триггер с быстродействием более низким , чем быстродействие триггеров двоичного реверсивного счетчика, поскольку при высоком быстродействии триггера, он реагирует на импульсы с выхода дещифратора, возникающие при переходных процессах в триггерах счетчика с последовательным переносом .

Цель изобретени  - повышение быстродействи .

Дл  достижени  этой цели в двоичнодес тичном пересчетном устройстве, содержащем двоичный реверсивный счетчик, дешифратор , инвертор и формирователь, дополнительный вход дешифратора соединен с инверсным выходом счетного триггера первого разр да двоичного реверсивного счетчика , выход переполнени  по вычитанию j OToporo подключен ко второму дополнительному входу формировател . На чертеже представлена структурна  электрическа  схема двоично-дес тичного пересчетного устройства. Двоично-дес тичное пересчетное устройство содержит двоичный реверсивный счетчик 1, дешифратора 2, формирователь 3 и инвертор 4. Счетный вход двоичного реверсивного счетчика 1 соединен со счетным входом 5 двоично-дес ти.чного пересчетного устройства . Управл ющий вход 6 устройства соединен с управл ющим входом двоичного реверсивного счетчика 1. Пр мые выходы второго и четвертого и инверсный выход первого разр дов счетчика I соединены с входами дешифратора 2. Выход дешифратора 2 соединен с первым входом 7 формировател  3. Шина 8 импульсов переполнени  по вычитанию двоичного реверсивного счетчика 1 соединена со вторым дополнительным входом 9 формировател  3. Первый 7 и второй 9 дополнительный входы формировател  3 соединены со вторым управл ющим входом триггера 10 на его мнОговходовбй схеме И-НЕ 11. Выход 12 формировател  3 соединен с установочными входами второго и третьего разр дов двоичного реверсивного счетчика 1. Вспомогательный вход 13 формировател  3 соединен с управл ющим входом 6 двоично-дес тичного пересчетного устройства. Счетный вход 5 устройства соединен с входом инвертора 4. Выход инвертора 4 соединен с дополнительным входом ,14 формировател  3, вспомогательный выход 15 которого соединен с установочными входами первого и четвертого разр дов двоичного реверсивного счетчика 1. Двоично-дес тичное пересчетное устройство работает следующим образом. В исходном состо нии двоичный реверсивный счетчик 1 находитс  в состо нии логического нул  и на выходах всех разр дов этого счетчика нулевые логические состо ни . На входе 5 - устройства - единичный логический сигнал, а триггер 10 находитс  в нулевом логическом состо нии. Устройство измен ет свое состо ние от нул  до дев ти и от дев ти до нул  в режимах соответственно сложени  и вычитани , как обычный двоичный реверсивный счетчик благодар  сложению или вычитанию осуществл емому двоичным реверсивным счетчиком 1. В режиме сложени  дес тый импульс переводит двоичный реверсивный счетчик 1 из логического состо ни  1001 во вспомогательное логическое состо ние 1010, при этом на все три входа дешифратора 2 поступают уровни логической единицы. Подобный набор сигналов на входах дешифратора 2 больше не по вл етс  ни в режиме вычитани , ни в режиме сложени , в том числе и при переходных процессах. С выхода дешифратора 2 поступает на первый вход 7 формировател  3 сигнал установки триггера 10 в состо ние логической единицы. При этом на первом управл ющем входе триггера 10 в это врем  присутствует сигнал, не мешающий установке триггера 10 в состо ние логической единицы. С инверсного выхода триггера 10 уровень логического нул  поступает через выход 12 формировател  3 на установочные входы второго и третьего разр дов двоичного реверсивного счетчика 1, устанавлива  их в состо ние логического нул . Одновременно уровень логической единицы с пр мого выхода триггера 10 и вспомогательного входа 13 обуславливает на выходе элемента И-НЕ 11 уровень логического нул , который обеспечивает установку в «О первого и четвертого разр дов двоичного реверсивного счетчика 1. Таким образом , в режиме сложени  сразу же после достижени  вспомогательного логического состо ни  1010 устройство переходит в логическое состо ние 0000. Длительность нахождени  счетчика 1 в логическом состо нии 1010 не больше, чем суммарное врем  срабатывани  дешифратора 2, переброса триггера 10 срабатывани  элементов И-НЕ 11 и переброса разр дов двоичного реверсивного счетчика 1. Триггер 10 хранит состо ние логической единицы до прихода паузы между входными импульсами, котора  обеспечивает на входе триггера 10.сигнал установки его в исходное Состо ние логического нул . Таким образом, обеспечиваетс  вполне достаточна  длительность существовани  сигнала установки счетчика 1 в логическое состо ние 0000. В режиме вычитани  двоичный реверсивный счетчик I переходит после прихода первого импульса из исходного логического состо ни  0000 во вспомогательное логическое состо ние 1111, при этом дещифратор 2 не выдает сигнал на изменение состо ни  триггера 10, гак как на его входе присутствует сигнал Q, равный логическому нулю. В режиме вычитани  изменение состо ни  триггера 10 осуществл етс  импульсом, полученным диффренцированием перепада из «1 в «О на инверсном выходе старшего счетного триггера двоичного реверсивного счетчика 1, т.е. установка триггера 10 в состо ние логической единицы осуществл етс  в режиме вычитани  от шины 8 выходных диффренцированных импульсов переполнени  по вычитанию двоичного реверсивного счетчика. Подобный сигнал больше не по в

Claims (1)

1. Формула изобретения

   Двоично-десятичное пересчетное устройство по авт. св. № 746947, отличающееся тем, что, с целью повышения быстродействия, дополнительный вход дешифратора соединен с инверсным выходом счетного триггера первого разряда двоичного реверсивного счетчика, выход переполнения по вычитанию которого подключен ко второму дополнительному входу формирователя.