SU743206A1 - Двоично-дес тичный счетчик - Google Patents
Двоично-дес тичный счетчик Download PDFInfo
- Publication number
- SU743206A1 SU743206A1 SU772440515A SU2440515A SU743206A1 SU 743206 A1 SU743206 A1 SU 743206A1 SU 772440515 A SU772440515 A SU 772440515A SU 2440515 A SU2440515 A SU 2440515A SU 743206 A1 SU743206 A1 SU 743206A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- signal
- trigger
- zero
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах делени частоты импульсов на дес ть и управлени ключевыми схемами в услови х высоких уровней наводок, помех и возможных кратковременных изменени х напр жени питани . Известен двоично-дес тичный счет чик, содержащий три счетных триггера , к единичному выходу первого из которых подключены первые элементы И и И-НЕ, вторые входы которых соед нены соответственно с нулевым и еди ничным выходами четвертого разр да, выход первого элемента И-НЕ подключен к первому входу второго элемент И, второй вход которого соединен с входом установки нул первого тригг ра и шиной начальной установки, а выход - с входами установки нул третьего и второго триггеров, приче счетный выход последнего подключен к выходу первого элемента И, а единичный выход - к счетному входу тре тьего триггера, нулевой выход котор го соединен с первым входом второго элемента И-НЕ 1. Недостатком этого счетчика вл е с относительно низка помехоустойчивость . Действительно, этот счетчик при помехах, наводках или кратковременных изменени х напр жени питани может попасть в одно из трех запрещенных состо ний. Известен также двоично-дес тичный счетчик, содержгидий первый, второй и третий триггеры со счетным входом, и триггер с раздельными входами и элемент И, первый вход которого соединен с пр мым выходом первого триггера со счетным входом, выход элемента И соединен со счетным входом второго триггера со счетным входом, пр мой выход которого соединен со счетным входом третьего триггера со счетным входом, выход которого соединен с первым входом триггера с раздельными входами 2. . Недостатком этого двоично-дес тичного счетчика вл етс относительно низка помехоустойчивость. Цель изобретени - повышение помехоустойчивости . Поставленна цель достигаетс тем, что в двоично-дес тичный счетчик , содержащий первый, второй и третий триггеры со счетным входом и триггер с раздельными входами, и элемент И, первый вход которого соединен с
пр мым выходом первого триггера со счетным выходом, выход элемента И соедийен со счетным входом второго триггера со счетным входом, пр мой выход которого соединен со счетным входом третьего триггера со счетным входом, выход которого соединен с первым входом триггера с раздельными вхрдалт, дополнительно введены инвертор, первый, второй и третий элементы ИтНЕ и элемент совпадени , второй вход элемента И соединен с выходом инвертора, вход которого соединен с первым входом первого элемента И-НЕ и выходом второго элемента И-НЕ, первый и второй входы которого соединены с выходами соответственно первого и третьего элементов И-НЕ, первый и второй входы третьего элемента И-НЕ соединены с выходами соответственно третьего триггера со счетным входом и триггера с раздельными входами,второй вход которого соединен с входами сброса второго и третьего триггеров со счетными входами и выходом элемента совпадени , первый вход которого соединен с входом сброса первого триггера со счетным входом и шиной сброса двоично-дес тичного счетчика, а второй вход и выход первого элемента И-НЕ соединены соответственно с пр мым выходом первого триггера со счетным входом и вторым входом элемента совпадени , а триггер с раздельными входами содержит первый и второй вспомог ьтельные элементы И-НЕ, выход каждого из которых соединен с первым входом другого, второй вход и выход первого вспомогательного элемента И-НЕ соединены с первым входом и выходом триггера с раздельными входами, второй вход которого соединен с вторым входом второго вспомогательного элемента И-НЕ.
На чертеже показана структурна схема двоично-дес тичного счетчика.
Двоично-дес тичный счетчик содержит первый 1, второй 2 и третий 3 триггеры со счетным входом, триггер 4 с раздельными входами, элемент И 5 и инвертор б, первый 7, второй 8 и третий 9 элементы И-НЕ и элемент 10 совпадени , первый вход элемента И 5 соединен с пр мым выходам первого триггера 1 со счетным входом, выход элемента И 5 соединен со счетным входом второго триггера 2 со счетным входом, пр мой выход которого соединен со счетным входом третьего триггера 3 со счетным входом, выход которого соединен с первым входом триггера 4 с раздельными входами, второй вход элемента И 5 соединен с выходом инвертора 6, вход которого соединен с первым входом первого элемента И-НЕ 7 и ВЫХОДСЯ4 второго элемента И-НЕ 8, первый и второй входы которого соединены с выходами соответственно первого 7 и третьего 9 элементов И-НЕ, первый и второй входы третьего элемента И-НЕ 9 соединены с выходами соответственно третьего триггера 3 со счетным входом и триггера 4 с раздельными входами, второй вход которого соединен с входами сброса второго 2 и третьего 3 триггеров со счетными входами и выходом элемента 10 совпадени , первый вход которого соединен с входом сброса первого триггера 1 со счетным входом и шиной 11 сброса двоично-дес тичного счетчика, а второй вход и выход первого элемента И-НЕ 7 соединены соответственно с пр мым выходом первого триггера 1 со счетным входом и вторым входом элемента 10 совпадени . Триггер 4 с раздельными входами содержит первый 12 и второй 13 вспомогательные элементы И-НЕ, выход каждого из которых соединен с первым входом другого, второй вход и выход первого вспомогательного элемента И-НЕ 12 соединены с первым входом и выходом триггера с раздельны ми входами 4, второй вход которого соединен с вторым входом второго вспомогательного элемента И-НЕ 13.
Работа двоично-дес тичного счетчика происходит следующим образом.
Claims (2)
- Дл установки счетчика в начашьно состо ние достаточно перед подач ей сигналов счета на шину 11 подать импульс нулевого логического уровн дл начальной установки. При этом, поскольку шина сброса 11 непосредственно подключена к входу сброса триггера 1, на его пр мом выходе установитс нулевой логический уровень , а на инверсном выходе - единичный логический уровень. При этом устанавливаетс единичный логический сигнал на выходе первого элемента И-НЕ 7 и нулевой логический сигнал на выходе элемента И 5, а также происходит формирование нулевого логического сигнала на выходе элемента 10 совпадени . Этот сигнал в свою очередь, попада на входы сброса второго 2 и третьего 3 триггеров, формирует на их пр 11«11х выходах нулевые логические сигналы. Единичный логический сигнал с инверсного выхода триггера 3 попадает на первый вход И-НЕ 12. На его втором входе в это врем присутствует единичный логический сигнал, который сформировалс на выходе элемента И-НЕ 12 вследствие наличи на его входе нулевого логического сигнгша с выхода элемента 10 совпадени . Поскольку на обоих входах элемента И-НЕ 12 единичные логические сигналы, на его выходе по вл етс нулевой логический сигнал, который вызывает формирование единичного логического сигнала на выходе элемента И-НЕ 9. Поскольку на выходе первого элемента И-НЕ 7 присутствует единичный ло гический сигнал, на обоих входах элемента И-НЕ 8 оказываютс единичные логические сигналы. Вследствие этого на выходе элемента И-НЕ 8 присутствует нулевой логический сиг нал, а на выходе инвертора 6 оказываетс единичный логический сигнал. Пока на входе элемента И 5 присутст вует высокий потенциал с выхода инвертора 6, а на входе элемента И-НЕ 7 - нулевой логический сигнал,тригг ры 1, 2 и 3 оказываютс включенными по схеме последовательного двоичног трехразр дного счетчика. Таким образом, после окончани первого сигнала счета двоично-дес тичный счетчик переходит в логическое состо ние 0001, после окончани второго - в логическое состо ние 0010, а после третьего - в логическое состо ние ООН, По окончании четвертого сигнала триггер 1 перехо дит в нулевое состо ние, затем триг гер 2, после чего в единичное состо , ние переходит триггер 3. При этом н его выходе формируетс нулевой логи ческий сигнал. Он формирует единичны логический сигнал на выходе элемента И-НЕ 12. После этого на обоих входах элемента И-НЕ 13 .оказываютс единичные логические сигналы, а на его выходе по вл етс нулевой логический сигнал. Триггеры 3, 12 и 13 по-прежнему будут работать в режиме двоичного счетчика. По окончании восьмого входного им пульса счета происходит переключение триггера 1 в логическое состо ние О, при этом на его пр мом выходе устанавливаетс нулевой логический сигнал , который подтверждает единичный логический сигнал на выходе элемента И-НЕ 7 и переводит логический уровен на выходе элемента И 5 из единичного в нулевой. Таким образом, на счетном входе триггера 2 происходит изменение единичного логического сигнала на нулевой. Такое изменение вызывает переброс триггера 2 и на его инверсном выходе формируетс еди ничный логический сигнал, в то врем как на его пр мом выходе - нулевой логический сигнал. Этот сигнеш, попада на счетный вход триггера 3, приводит к перебросу последнего. Пос ле этого на обоих входах элемента И-НЕ 9 оказываютс единичные логические уровни и на его выходе фор-, мируетс нулевой логический сигнал, который вызывает по вление единичного логического сигнала на выходе эле мента И-НЕ 8. Затем на выходе инвертора 6 формируетс единичный логичес кий сигнал. По окончании дев того входного им пульса счета происходит переброс триггера 1 и на его выходе устанавливаетс единичный логический сигнал. Таким образом, на входах элемента И-НЕ 7 присутствуют логические уровни, а на его выходе формируетс нулевой логический сигнал. После его по влени на выходе элемента 10 совпадени формируетс нулевой логический сигнал , который подтверждает нулевые состо ни триггеров 2 и 3 и приводит к возникновению единичного логического сигнала на выходе элемента,И-НЕ 13. После этого на обоих входгис элемента И-НЕ 12 будут присутствовать единичные логические сигналы, логический сигнал на его выходе - нулевой. Это приводит в единичное логическое состо ние сигнал на выходе элемента И-НЕ 9, однако логический сигнал на выходе элемента И-НЕ 8 остаетс попрежнему единичным, поскольку ранее на выходе элемента И-НЕ 7 по вилс нулевой логический сигнал. По окончании дес того входного импульса происходит переключение триггера 1 в состо ние логического нул , на его единичном выходе 4 возникает нулевой логический сигнал. Нулевой логический сигнал на выходе триггера 1 подтверждает нулевой логический сигнал на выходе первого элемента,И 5 и переводит в единичное логическое состо ние сигнал на выходе элемента И-НЕ 7. Этот сигнал, в свою очередь, попадает на входы элемента 10 совпадени и элемента И-НЕ 8. Поскольку на других входс1х этих элементов уже присутствуют единичные логические сигналы, на выходе элемента 10 совпадени по вл етс единичный логический сигнал, а на выходе элемента И-НЕ 8 - нулевой, что вызывает формирование единичного логического сигнала на выходе инвертора б. Такое же соотношение было в счетчике перед начале его работы после начальной установки. Дальнейшее функционирование счетчика происходит аналогично. Формула изобретени 1. Двоично-дес тичный счетчик, содержащий пepвый второй и третий триггеры со счетным входом, триггер с раздельными входами и элемент И, первый вход которого соединен с пр 1«1м выходом первого триггера со счетным входом, выход элемента И соединен со счетным входсйи второго триггера со счетным выходом, пр мой выход которого соединен со счётным входом третьего триггера со счетным входсж, выход которого соединен с входом триггера с раздельными входами, отличающийс тем что, с целью повышени помехоустойчивости , в него дополнительно введены инвертор, первый, второй и третий элементыИ-НЕ и элемент совпадени , второй вход элемента И соединен с выходом инвертора, вход которого соединен с первым уходом первого элемента И-НЕ и выходом второго элемента И-НЕ, первый и второй вхрды которого соединены с выходами соответственно первого и третьего элементов И-НЕ, первый и второй входы третьего элемента 41-НЕ соединены с выходами соответственно третьего триггера со счетным входом и триггера с раздельными входами, второй вход которого соединен с входами сброса второго и третьего триггеров со счетными . входами и выходом элемента совпадени первый вход которого соединен с выходом сброса первого триггера со счетным входом и итной сброса двоично-дес тичного счетчика, а второй вход и выход первого элемента И-НЕ соединены соответственно с пр мым выходом-первого триггера со счетным входом и вторым входом элемента совпадени . 2. Счетчик ПОП.1, отличающийс тем, что триггер с раздельными входами содержит первый и второй вспомогательные элементы И-НЕ, выход каждого из которых соединен с первым входсм другого, второй вход и выход первого вспомогательного элемента И-НЕ соединены с первым входом и выходом триггера с раздельными входс1ми, второй вход которого соединен с вторым входом второго вспомогательного элемента И-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №477544, кл. Н 03 К 23/02, 15,07.75.
- 2.Лебедев О.Т. Расчет и конструирование электронной аппаратуры на основе интегральных схем, л., Машиностроение, 1976, с. 250, рис. 143,6 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772440515A SU743206A1 (ru) | 1977-01-03 | 1977-01-03 | Двоично-дес тичный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772440515A SU743206A1 (ru) | 1977-01-03 | 1977-01-03 | Двоично-дес тичный счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU743206A1 true SU743206A1 (ru) | 1980-06-25 |
Family
ID=20690782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772440515A SU743206A1 (ru) | 1977-01-03 | 1977-01-03 | Двоично-дес тичный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU743206A1 (ru) |
-
1977
- 1977-01-03 SU SU772440515A patent/SU743206A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU743206A1 (ru) | Двоично-дес тичный счетчик | |
US2551119A (en) | Electronic commutator | |
GB1171266A (en) | Arithmetic and Logic Circuits, e.g. for use in Computing | |
GB1203730A (en) | Binary arithmetic unit | |
SU921094A1 (ru) | Дес тичный счетчик | |
US3706043A (en) | Synchronous parallel counter with common steering of clock pulses to binary stages | |
SU843248A2 (ru) | Двоично-дес тичное пересчетноеуСТРОйСТВО | |
SU849498A1 (ru) | Двоично-дес тичный счетчик вКОдЕ 8-4-2-1 | |
SU459857A1 (ru) | Триггер =типа | |
SU375798A1 (ru) | ВСЕСОЮЗНАЯ '?HTH9-T?X;;*i^iE-4 | |
KR100240604B1 (ko) | 집적 회로용 전원 온 리셋 회로 | |
SU455493A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU905994A1 (ru) | Формирователь импульсов | |
SU438125A1 (ru) | Троичный асинхронный счетчик | |
RU1803974C (ru) | Счетчик импульсов в Р-кодах Фибоначчи | |
SU525250A1 (ru) | Делитель частоты импульсов на п ть на потенциальных элементах и-не/ или-не | |
SU378841A1 (ru) | УСТРОЙСТВО дл СРАВНЕНИЯ ДВУХ п-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ | |
SU600716A1 (ru) | Преобразователь частоты следовани импульсов в напр жение | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU400015A1 (ru) | Формирователь одиночных импульсов | |
SU1415439A1 (ru) | Двоично-дес тичный счетчик в коде 8-4-2-1 | |
SU447850A1 (ru) | Счетчик импульсов | |
SU1185600A1 (ru) | Управляемый делитель частоты | |
SU569014A1 (ru) | Триггер со счетным входом | |
SU1211876A1 (ru) | Управл емый делитель частоты |