SU1677707A1 - Устройство дл умножени полиномов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов. Цель изобретени  - повышение быстродействи  устройства при получении любых произведений полиномов, у которых число членов результирующего полинома меньше количества сортирующих  чеек. С этой целью в устройстве, содержащем блок 1 пам ти , умножитель 2, группу элементов И, сортирующие  чейки 3 и генератор 4 импульсов , изменены функциональные св зи. 1 э.п.ф-лы, 2 ил.

Description

вход/выход

О ОАОО

обнулени 

(Риг 2

показа/пел стелем

вход/быход

коэффи- цс/ента

режимаробо/лы

Claims (2)

1. Формула изобретения ! Устройство для умножения полиномов, содержащее группу элементов И. сор10 тирующие ячейки, умножитель и блок памяти, выход которого соединен с входом множимого умножителя, выход которого соединен с первыми входами элементов И группы, выходы которых являются информа15 ционным выходом устройства, информационный вход которого соединен с входом множителя умножителя, первый вход-выход предыдущей сортирующей ячейки соединен с вторым входом-выходом последующей 20 сортирующей ячейки, отличающееся тем, что, с целью повышения быстродействия устройства при получении любых произведений полиномов, у которых число членов результирующего полинома меньше коли25 чества сортирующих ячеек, второй вход-выход первой сортирующей ячейки соединен с выходом умножителя и первыми входами элементов И группы, вторые входы которых соединены с входами изменения режима ра30 боты сортирующих ячеек и являются входом изменения режима работы устройства.
2. 2. Устройство по и.! отличающеес я тем, что сортирующая ячейка содержит четыре коммутатора, четыре регистра, сум35 матор, блок сравнения, группу элементов И и элемент ИЛИ, выход которого соединен с входами синхронизации первого и второго регистров, выход первого регистра соединен с первыми информационными входами 40 первого коммутатора и блока сравнения, выход Меньше которого соединен с первыми управляющими входами первого и второго коммутаторов, выходы которых соединены с информационными входами 45 третьего и четвертого коммутаторов соответственно, входы-выходы которых соединены с первыми входами-выходами третьего и четвертого регистров соответственно, вторые входы-выходы которых явля50 ются первым входом-выходом ячейки, вход изменения режима работы которой соединен с входами переключения режима третьего и четвертого регистров соответственно и управляющими входами третьего и четвер55 того коммутаторов соотаетственно, выходы которых соединены с выходами показателя степени и коэффициента второго входа-выхода ячейки, вход показателя степени второго входа-выхода ячейки соединен с вторым информационным входом первого коммутатора, информационным входом регистра и вторым информационным входом блока сравнения, выход Больше’ которого соединен с вторыми управляющими входами первого и второго коммутаторов и первым входом элемента ИЛИ, второй вход которого соединен с выходом Равно блока сравнения и первыми входами элементов группы И, выходы элементов которой соединены с входами первого слагаемого сумматора, выход которого соединен с информационным входом второго регистра, выход которого соединен с входами элементов И 5 группы и первым информационным входом второго коммутатора, второй информационный вход которого соединен с входом второго слагаемого сумматора и входом коэффициента второго входа-выхода ячейки. Ю <Риг2