SU962918A1 - Устройство дл вычислени логических выражений @ переменных - Google Patents

Description

Устройство относитс  к вычислительной технике и автоматике, предназначено дл  вычислени  значений логических выражений и может использоватьс  при построении комбинационных узлов и цифровых автоматов.

Известны устройства, которые могут использоватьс  дл  вычислени  логических выражений, например универсальный логический модуль, содержащий п информационных и 2 управл ющих входов, п элементов НЕ, 2 элементов И и элемент ИЛИ, выход которого  вл етс  выходом устройства , а его входы подключены к выходам элементов И, первые входы которых управл ющие, а остальные п входов подключены соответствующим образом к выходам элементов НЕ и информационным входам устройства. Устройство путем настройки реализует любые логические функции входных булевых переменных 1 Недостатком известного устройства  вл етс  больша  сложность.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, которое имеет каскадную структуру и содержит 2 универсальных логических модулей, информационные входы которых подключены к n-m инфорглационным входам устройства , а их управл ющие входы  вл ютс  управл ющими входами устройства , выходы универсальных логических модулей подключены к входам коммутатора , управл ющие входы которого подключены к остальным m информационным входам модул  2.

10

Недостатком известного устройства  вл етс  СЛОЖНОСТИ, что не позвол ет использовать его при обработке многоразр дной информации. Например , при п 10, m 5 и использо15 вании универсальных логических модулей с двухъ русной канонической структурой схема устройства будет иметь сложность по суммарному числу входов логических элементов, рав20 ную 7590.

Цель изобретени  - упрощение устройства дл  вычислени  логических выражений.

Поставленна  цель достигаетс 

25 тем, что устройство дл  вычислени  логических выражений п переменных, содержащее два мультиплексора, выход первого мультиплексора  вл етс  выходом устройства, управл ющие

30 входы первого мультиплексора подключены к m информационныь входам устройст а, п-т информационные входы второго мультиплексора подключены к информационным входам устройства , управл ющие входы которого подключены к управл ющим входам второго мультиплексора, содержит блок пам ти, входы записи которого подключены к выходу второго мультиплексора , а входы управлени  - к дополнительным управл ющим входам устройства , выходы блока пам ти подключены к информационным входам первого мультиплексора.

На фиг,1 представлена схема устройства; на фиг.2 - схема входного мультиплексора на .З - схема выходного мультиплексора на фиг.4 вариант блока пам ти.

Схема устройства дл  вычислени  логических выражений п переменных (фиг.1) содержит мультиплексор 1, блок 2 пам ти, мультиплексор 3, группы информационных входов 4 и 5, управл ющие входы 6, входы 7 управлени  блоком пам ти и выход 8.

Схема мультиплексора 1 (фиг-2) содержит элементов И 9, элемент ИЛИ 10, n-m элементов НЕ 11, n-m информационных входов 12, управл ющих входов 13 и выход 14.

Схема мультиплексора 3 (фиг.З) содержит 2 элементов И 15, элемент ИЛИ 16, m элементов НЕ 17, m управл ющих входов 18, 2 информационных входов 19 и выход 20.

Схема блока 2 пам ти (фиг.4) на сдвиговом регистре содержит 2 триггеров 21, вход 22 записи, управл ющий синхровход 23 и 2 выходов 24

В схеме устройства (фиг.1) информационные входы мультиплексора 1 подключены к группе п-mинформационных входов 4 устройства, а управл ющие входы мультиплексора 1 подключены к управл ющим входам 6 устройства . Выход модул  1 подключен к входу записи блока 2 пам ти, 2 выходов которого подключены к информационным входам мультиплексора 3, управл ющие входы которого подключены к группе m информационных входов 5 устройства. Выход мультиплексора 3  вл етс  выходом 8 устройства.

Устройство работает следующим образом.

На информационные входы 4 устройства подаютс  входные сигналы , ...г х., которые поступают на информационные входы мультиплексора , который с помснцыб сигналов управлени  Uj,, U,.,., U, подаваемых на управл ющие входы устройства может быть настроен на выполнение любой логической функции f (х, х.р) входных информацион- ных переменных. Например, дл  настройки мультиплексора (фиг.2) достаточно положить значени  сигналов п , i 1, равными значени м реализуемой логической функции

) на соответствующих i-ых

f-ix-,.

n-m

выборах аргументов У., х,..., Xn-rn, которые реализуютс  элементами И 9 . Значени  реализуемых логических функций записываютс  в блок пам ти. В простейшем случае блок пам ти представл ет собой сдвиговый 2 -разр дный регистр. Запись значений реализуемых логических функций производитс  блоком пам ти по сигналам управлени , подаваемым на входы 7 устройства . При использовании сдвигающего регистра (фиг.1) запись производитс , например,,по сигналу сдвига, подаваемому на синхровход 23 регистра. Таким образом, в блок пам ти могут быть записаны значени  2 логических f i (X , Xff.rn) .  О, (2 - 1), которые они принимают на некотором фиксированном наборе входных переменных к

1--г

Ч

хп. При этом дл  реализации 2 различных логических функций с помощью сигналов ,U-, , и,с производитс  соответствующа  настройка мультиплексора на логическую Функцию fui( n-rn) после того, как значение логической функции f (х.,, х„) будет записано , в блок пам ти.

На группу входов 5 устройства подаютс  гп информационных сигналов которые управл ют работой мультиплексора 3 и подключают к выходу 8 устройства один из элементов пам ти блока 2 пам ти. В результате на выходе устройства формируетс  сигнал, значение которого определ етс  логическим выражением

Vm i п-т42 0 (VV) VmVm..(VV;;; - Vmi n-rr,42-% (VV)

n-m+l- n ln., (,)«

которое представл ет собой разложение произвольной логической функции п переменных f (3(20) по переменным х„., х„.

Вычисление значени  любого логического выражени  на любом наборе входных переменных х., х , . . . , Х( в устройстве осуществл етс  за 2 тактов, на каждом из которых осуществл етс  настройка мультиплексора 1 на реализацию соответствующей логической функции в-т переменных f(x,2f,.) и запись значени  функции в соответствующую  чейку блока пам ти.

Схема предлагаемого устройства при п 10, m 5 и использовании мультиплексора 1 (фиг.2) и мультиплексора 3 (фиг.З) имеет сложность

по числу входов логических элементов , разную 600, что более чем в 10 раз проше схемы устройства-прототипа на 10 входов. В среднем данное устройство без учета сложности блока пам ти в 2 раз проще устройства-прототипа дл  вычислени  логических выражений.

Claims (2)

1.Якубайтис Э.А. Универсальные логические элементы. - Автоматика

s и вычислительна  техника, 1 5, 1973, с. 14.

2.Малев В.А. Структурна  избыточность в логических устройствгис. М., Св зь, 1978, с. 124, рис. 2.8

0

(прототип)..

fPuf.f

fPf/P.

М

2,

fm