SU1716511A1 - Устройство дл умножени чисел по модулю - Google Patents

Устройство дл умножени чисел по модулю Download PDF

Info

Publication number
SU1716511A1
SU1716511A1 SU904832194A SU4832194A SU1716511A1 SU 1716511 A1 SU1716511 A1 SU 1716511A1 SU 904832194 A SU904832194 A SU 904832194A SU 4832194 A SU4832194 A SU 4832194A SU 1716511 A1 SU1716511 A1 SU 1716511A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
input
block
group
blocks
Prior art date
Application number
SU904832194A
Other languages
English (en)
Inventor
Виктор Анатольевич Краснобаев
Валерий Петрович Ирхин
Валерий Дементьевич Экста
Александр Алексеевич Сахаров
Михаил Викторович Юмашев
Original Assignee
Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority to SU904832194A priority Critical patent/SU1716511A1/ru
Application granted granted Critical
Publication of SU1716511A1 publication Critical patent/SU1716511A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в СиИзобретение относитс  к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Известно устройство (аналог) дл  умножени  в системе остаточных классов, содержащее входные и выходной регистр, дешифраторы, группы ключей, группу узлов табличного формировани  разр дов результата , группы элементов И, сумматор по модулю Р, сумматор по модулю два, элементы И и ИЛИ. Недостаток устройства -большое количество используемого оборудовани . Близким по технической сущности (аналогом ) к предлагаемому изобретению  вл етс  устройство, которое содержит первый и второй входные регистры, дешифраторы, группы элементов ИЛИ, группы элементов стеме остаточных классов. Цель изобретени  - уменьшение количества оборудовани . Цель достигаетс  за счет уменьшени  количества блоков умножени  на константу, по модулю путем введени  группы элементов ИЛИ 7, элемента ИЛИ 8, элемента НЕ 10, двух блоков 9, 11 элементов И, второго 12 блока элементов ИЛИ. Сущность изобретени  состоит в выполнении операции модульного умножени  при помощи Сокращенного числа блоков умножени  на константу за счет использовани  соотношени  A(m-B)modm(ni-AB)modm (А, В - операнды , m - модуль -операции). Количество блоков умножени  по модулю сокращено с (тп-2) до (2) блоков. 1 ил. табл. И, элементы И и ИЛИ, табличный вычислитель , шифратор, выходной регистр. Недостаток устройства - большое количество используемого оборудовани . Наиболее близким по технической сущности (прототипом) к изобретению  вл етс  устройство, которое содержит группу блоков умножени  на константу по модулю, дешифратор , группу блоков элементов И, блок элементов ИЛИ. Недостаток прототипа-большое количество блоков умножени  на константу по модулю, причем их число существенно зависит от модул  операции. Также число этих блоков тесно св зано с количеством блоков элементов И, вход щих в группу. Это приводит к увеличению количества элементов И, необходимых дл  реализаций устройства. & Ј ч ь о ел

Description

Цель изобретени  - уменьшение количества оборудовани .
Поставленна  цель достигаетс  тем, что в устройство, содержащее дешифратор, группу блоков элементов И и первый блок 5 элементов ИЛИ, группу блоков умножени  на константу по модулю, причем вход второго сомножител  устройства соединен с вторым входом первого блока элементов И группы и с входами блоков умножени  на 10 константу по модулю группы, выход К-го ((т-3)/2, т - значение модул ) блока умножени  на константу по модулю группы
.соединен с вторым входом (К+1)-го блока элементов И группы, выходы которого сое- 15 динены с соответствующими входами первого блрка элементов ИЛИ, введены группа элементов ИЛИ, элемент ИЛИ, элемент НЕ,
два блрка элементов И, второй блок элементов ИЛ И и преобразователъ обратного кода 20
по модулю, причем вход первого сомножител  устройства соединен с входом дешифратора4 , выходы которого, кроме младшего, соединены попарно с первыми и вторыми входам и элементов ИЛИ группы/выходы ко- 25 торых соединены соответственно с первыми входами блоков элементов И группы,
выходы + l)-e дешифратора (гп - модуле устройства) (, -) соединены с
соответствующими l-ми входами элемента ИЛИ. выход которого соединен с вторым входом второго блока элементов И, а через элемент НЕ с вторым входом первого блока 3.5 элементов И, первый вход которого соединен с выходом первого блока элементов ИЛИ, а выход - с первым входом второго блока элементов ИЛИ, второй вход которого .соединен с выходом второго блока элемен- 40 тов И. а выход  вл етс  выходом устройства , вход преобразовател  кода соединен с выходом первого блока элементов ИЛИ, а выход - с первым входом второго блока элементов И,45
Сущность изобретени  состоит в следу- .ющем. Рассмотрим табл. 1, в которой отра- жены результаты операции A B(mod5) (А, В -операнды),
Отметим следующую закономерность: 50 при А либо В равном нулю A B(mod5)0, при A B(mod5)A, следовательно, необходимо реализовать три строки при , 3, 4. Однако можно использовать соотношение A(m-B)mod m(m-A B)mod m, где m - мо- 55 дуль. При этом дл  реализации устройства I. достаточно одного блока умножени  на константу по модулю. Изобразим в табл. 2 результат его работы дл  (А- результат).
В общем случае потребуетс  (т-3)/2 блока умножени  на константу по модулю. Необходимо также отслеживать, в первой или второй половине диапазона находитс 
операнд В. Если 0 В т (ув -0 ), то
работа устройства происходит при помощи существующих блоков умножени  на константу по модулю (если , то один блок).
При
m + 1
В m (ув 11 ) .согласно соотношению .и результатам таблицы 1 необходимо произвести инверсию промежуточного результата операции по модулю уст ройства, выполн емую при помощи преобразовател  кода. Изобразим в табл. 3 результат его работы.
Коммутаци  операнда В отмечена в таблице 1. Одновременно с сокращением блоков умножени  на константу по модулю п роисходит и уменьшение числа блоков эле-, ментов И,.
Возможность достижени  положительного эффекта от использовани  данного изобретени  состоит в уменьшении количества оборудовани  ввиду уменьшени  количества блоков умножени  на константу по модулю.
На чертеже представлена структурна  схема устройства, где: 1 - вход второго сомножител  устройства, 2 - группа блоков элементов И, 3 - группа блоков умножени  на константу по модулю, 4 - первый блок элементов ИЛИ, 5 - вход первого сомножител  устройства, 6 - дешифратор, 7 - группа элементов ИЛ И, 8 - элемент И Л И, 9 - второй блок элементов И, 10 - элемент НЕ, 11 - первый блок элементов И, 12 - второй блок элементов ИЛИ. 13 - выход устройства, 14 - преобразователь кода.
Вход 1 второго сомножител  устройства соединен с вторым входом первого блока элементов И 2 группы и с входам.и блоков умножени  на константу по модулю 3 группы , выход К-го ((т-3}/2, т - значение модул ) блока умножени  на константу по модулю 3 группы соединен с вторым входом (К+1)-го блока элементов И 2 группы, выходы которых соединены с соответствующими входами первого блока 4 элементов ИЛИ, вход 5 первого сомножител  устройства соединен с входом дешифратора 6, выходы которого, кроме младшего, соединены попарно с первыми и вторыми входами элементов ИЛИ 7 группы, выходы которых соединены соответственное первыми входами блоков элементов И 2 группы, выходы /т -1
+ I )-е дешифратора 6 (т - модуль)(,
m-1
) соединены с соответствующими l-ми
входами элемента ИЛИ 8, выход которого соединен с вторым входом второго 9 блока элементов И, а через элемент НЕ ТО - с вторым входом первого блока 11 элементов И, первый вход которого соединен с выЯр- дом первого блока 4 элементов ИЛИ, а выход - с первым входом второго блока 1 элементов ИЛИ.второй вход которого сое- динен с выходом второго блока 9 элементов И, а выход  вл етс  выходом 13 устройства, вход преобразовател  14 кода соединен с выходом первого блока 4 элементов ИЛИ, а выход- с.первым входом второго блока 9 элементов И.
Устройство работает следующим образом .
Сомножитель В с входа 5 поступает на вход дешифратора 6. При на выходах, кроме младшего, дешифратора б нулевые значени . Следовательно, все блоки 2 эле- ментов И закрыты, и на их выходах, а следовательно и на выходе первого блока 4 элементов ИЛИ, нулевое значение, которое в виде нулевого результата операции поступает на выход 13 устройства. При О m-1
В сигнал с выхода дешифратора
б через соответствующий элемент группы элементов ИЛИ 7 открывает соответствую щий значению В блок элементов И 2. Сомножитель А поступает со входа 1 устройства н:а входы блоков 3 умножени  на константу по модулю и на второй вход первого блока 2 элементов И группы. В блоках 3 умножени  формируютс  соответствующие произведени  А А- К(К 2т-1
-) по модулю. Через
открытый блок 2 элементов И группы соответствующее произведение А1 поступит на вход первого 4 блока элементов ИЛИ и с его выхода (сигнал на выходе элемента ИЛИ 8 отсутствует, ) на вход первого 11 блока элементов И, на второй вход которого по- ступает сигнал с выхода элемента НЕЮ и далее через второй блок 12 элементов ИЛИ на выход 13 устройства. При значение А (см. табл. 2) также равно нулю, что приводит к формированию нулевого произведи- ни .
Если В m - 1 (ув 1 ), то
работа устройства п роисходит, как и в предыдущем случае, но сигнал на выходе элемента ИЛИ 8 присутствует, поэтому промежуточный результат операции поступает на вход преобразовател  14 кода и значение результата модульного умножени  через открытый второй 9 блок элемен5 0 5
0 5
.0
5
0
5 0
5
тов И и далее через второй 12 блок элементов ИЛИ поступает на выход 13 устройства.
Рассмотрим примеры конкретного выполнени  операции при .
П р и м е р 1. Пусть необходимо определить результат модульного умножени  дл  , (А, В-операнды).
На вход дешифратора 6 поступает число , на вход 1 .-чи., Сигнал на выходе элемента ИЛИ 8 отсутствует (). Сигнал с второго выхода дешифратора 6 поступает на второй вход первого элемента ИЛИ 7 группы, котора  в этом случае состоит из двух элементов. С выхода первого элемента ИЛИ 7 сигнал поступает на первый вход блока умножени  2 на константу по модулю (см. табл. 2), на другой вход которого поступает . Результат операции А Bmod5 100 поступает через первый блок 4 элементов ИЛИ, первый блок 11 элементов И, второй блок 12 элементов ИЛИ на выход 13 устройства.,
П р и м е р 2. Пусть необходимо определить результат модульного умножени  дл  , (А, В-операнды),
В этом случае путь операнда А аналогичен первому примеру. Сигнал на выходе элемента ИЛИ 8 присутствует. Сигнал с четвертого выхода дешифратора 6 поступает на второй вход второго элемента ИЛИ 7 группы, с выхода которого поступает на второй вход первого блока 2 элементов VI группы . ....-..... .
На выходе первого 4 блока элементов ИЛИ будет число 010, которое поступит на вход преобразовател  14 кода, с выхода которого (см; табл. 3) число 011 через открытый второй 9 блок элементов И и второй 12 блок элементов ИЛИ поступит на выход 13 устройства .
Рассмотрим, какой выигрыш достигаетс  при реализации данного изобретени . Прототип содержит (т-2) блоков умножени  на константу по модулю, изобретение- (т-3)/2. Следовательно выигрыш R составит
, приггДр- 2. m - р
Ф о р м у л а и з о б р е т е н и   Устройство дл  умножени  чисел по модулю , содержащее дешифратор, группу блоков элементов И и первый блок элементов ИЛИ, группу блоков умножени  на константу по модулю, причем вход второго сомножител  устройства соединен с первым входом первого блока элементов И группы и входами блоков умножени  на константу по модулю группы, выход K-ro ((т-3)/2, т - значение модул ) блока умножени  на
константу по модулю группы соединен с первым входом (К+1)-то блока элементов И группы, выходы которых соединены с соответствующими входами первого блока элементов ИЛИ, вход первого сомножител  устройства соединен с входом дешифратора , о тли ч а ю щ е ё с   тем, что, с целью уменьшени  количества оборудовани  в него введены группа элементов ИЛИ, элемент ИЛИ, элемент НЕ, два блока элементов И, второй блок элементов ИЛИ и преобразователь обратного кода по модулю, причем выходы дешифратора, кроме младшего, соединены попарно с первыми и вторыми входами элементов ИЛИ группы, выходы которых соединены соответственно с вторыми входами .блоков элементов И группы,
(f1 0-е т- 1
выходы дешифратора ( ) соединены с соответствующими 1-ми
входами элемента ИЛИ, выход которого соединена первым входом первого блока элементов И и через элемент НЕ - с первым входом второго блока элементов И, второй вход которого соединен с выходом первого
блока элементов ИЛИ и входом преобразовател  обратного кода по модулю, выход которого соединен с вторым входом первого блока элементов И, выход которого соединен с первым входом второго блока элементов ИЛИ, второй вход которого соединен с выходом второго блока элементов И, а выход - с выходом результата устройства. Таблица 1
В
I
Т а б л и ц а 2
20
Таблица 3

Claims (2)

  1. Формула изобретения
    50 Устройство для умножения чисел по модулю. содержащее дешифратор, группу блоков элементов И и первый блок элементов ИЛИ, группу блоков умножения на константу по модулю, причем вход второго сомно55 жителя устройства соединен с первым входом первого блока элементов И группы и входами блоков умножения на константу по модулю группы, выход К-го (К=1-(т-3)/2, т - значение модуля) блока умножения на константу по модулю группы соединен с первым входом (К+1 )-го блока элементов И группы, выходы которых соединены с соответствующими входами первого блока элементов ИЛИ, вход первого сомножителя устройства соединен с входом дешифратора, о тли ч а ющ е е с я ' тем, что, с целью уменьшения количества оборудования в него введены группа элементов ИЛИ, элемент ИЛИ, элемент НЕ, два блока элементов И, 10 второй блок элементов ИЛИ и преобразователь обратного кода по модулю, причем выходы дешифратора, кроме младшего, соединены попарно* с первыми и вторыми входами элементов ИЛИ группы, выходы ко- 15 торых соединены соотвётственно с вторыми входами блоков элементов И группы,
    ΠΊ ~ 1 (—2— +е выходы дешифратора (kirn - 1.
  2. ~—2—/ соединены с соответствующими 1-ми 5 входами элемента ИЛИ, выход которого соединена первым входом первого блока элементов И и через элемент НЕ - с первым входом второго блока элементов И, второй вход которого соединен с выходом первого блока элементов ИЛИ и входом преобразователя обратного кода по модулю, выход которого соединен с вторым входом первого блока элементов И, выход которого соединен с первым входом второго блока элементов ИЛИ, второй вход которого соединен с выходом второго блока элементов И, а выход - с выходом результата устройства.
    Таблица 1
    л 0 1 2 3 4 р 0 0 0 0 0 0 1/4 0/0 1/4 2/3 3/2 4/1 2/3 0/0 2/3 4/1 1/4 3/2
SU904832194A 1990-05-29 1990-05-29 Устройство дл умножени чисел по модулю SU1716511A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904832194A SU1716511A1 (ru) 1990-05-29 1990-05-29 Устройство дл умножени чисел по модулю

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904832194A SU1716511A1 (ru) 1990-05-29 1990-05-29 Устройство дл умножени чисел по модулю

Publications (1)

Publication Number Publication Date
SU1716511A1 true SU1716511A1 (ru) 1992-02-28

Family

ID=21516995

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904832194A SU1716511A1 (ru) 1990-05-29 1990-05-29 Устройство дл умножени чисел по модулю

Country Status (1)

Country Link
SU (1) SU1716511A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2624587C1 (ru) * 2016-03-21 2017-07-04 федеральное государственное бюджетное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО ВГУ) Устройство для умножения чисел по модулю

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1187161, кл. G 06 F7/49, 1983. Авторское свидетельство СССР NH 617439, кл. G 06 F 7/72. 1988. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2624587C1 (ru) * 2016-03-21 2017-07-04 федеральное государственное бюджетное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО ВГУ) Устройство для умножения чисел по модулю

Similar Documents

Publication Publication Date Title
SU1716511A1 (ru) Устройство дл умножени чисел по модулю
SU1388850A1 (ru) Устройство дл сложени и вычитани чисел по модулю Р
SU1667055A1 (ru) Устройство дл умножени чисел по модулю
RU2023290C1 (ru) Устройство для умножения чисел по модулю
SU1291977A1 (ru) Устройство дл вычислени элементарных функций в модул рной системе счислени
SU1465885A1 (ru) Генератор псевдослучайных последовательностей
SU1376081A1 (ru) Устройство дл сложени
RU2047895C1 (ru) Анализатор спектра
SU1716504A1 (ru) Устройство дл умножени элементов пол Галуа GF(2 @ ) при образующем полиноме F(х)=х @ +Х @ +х @ +х @ +1
SU1756881A1 (ru) Арифметическое устройство по модулю
SU1677707A1 (ru) Устройство дл умножени полиномов
SU981991A2 (ru) Устройство дл умножени по модулю
SU744590A1 (ru) Цифровой функциональный преобразователь
SU1275439A1 (ru) Устройство дл нормализации числа в интервально-модул рном коде
Lee et al. On the augmented data manipulator network in SIMD environments
SU1732342A1 (ru) Устройство дл вычислени функций @ @ @ @ и @ @ @ @
SU1596322A1 (ru) Устройство дл возведени в квадрат двоичных чисел
SU1465883A1 (ru) Устройство дл делени чисел
SU1298900A1 (ru) Счетчик
SU1151960A1 (ru) Микропрограммное устройство управлени
SU451079A1 (ru) Множительное устройство последовательного действи
SU1352482A1 (ru) Умножитель частоты
SU1115051A1 (ru) Устройство дл вычислени квадрата числа
SU1287152A1 (ru) Устройство дл делени чисел в системе остаточных классов
TW238440B (en) Calculating circuit