Изобретение относитс к автоматике и может быть использовано дл сбора и обработки информации от различных источников в системах автоматизированного контрол и управлени . Известно устройство дл обегающего контрол параметров, содержащее блок индикации , блоки ключей, преобразователи, датчики, кольцевой регистр сдвига, генератор импульсов 1. Однако дл данного устройства характерны последовательный опрос датчиков и наличие временного интервала, в течение которого вывод информации от очередного датчика невозможен из-за зан тости канала регистрации выводом информации от предыдущего датчика. Наличие только одного канала регистрации информации ограничивает быстродействие устройства и его функциональные возможности. Наиболее близким техническим решением к изобретению вл етс устройство, содержащее входные регистры, информационные входы которых соединены с -выходами соответствующих датчиков контролируемых параметров, считывающие входыс выходами первого коммутатора, а выходы через элемент ИЛИ - с нулевыми входами первого и второго триггеров, выходы которых подключены к первым входам соответственно первого и второго ключевых элементов, выход первого ключевого элемента через второй коммутатор соединен с входами выходных регистров, а второй вход второго ключевого элемента - с выходом генератора импульсов, причем выход второго ключевого элемента соединен с входом первого коммутатора, единичным входом первого триггера и вторым входом первого ключевого элемента 2. Недостаток известного устройства заключаетс в невозможности регистрации информации несколькими блоками регистрации от группы датчиков контролируемых параметров, в невозможности автоматического подключени блоков регистрации по мере их освобождени от регистрации к датчикам , требующим обслуживани . Это снижает быстродействие устройства. Целью изобретени вл етс повыщение быстродействи устройства путем автоматического подключени датчиков контролируемых параметров к незан тым блокам регистрации в любых комбинаци х. Поставленна цель достигаетс тем, что в многоканальное устройство обегающего контрол , содержащее генератор импульсов, первый и второй регистры, первый и второй триггеры, первый и второй коммутаторы, первый элемент ИЛИ, датчики параметров и блоки регистрации, введены первый и второй дешифраторы, счетчик импульсов, первые и вторые элементы И соответственно по .числу блоков регистрации и датчиков параметров , третий коммутатор, второй, третий , четвертый и п тый элементы ИЛИ, первый , второй, третий и четвертый элементы задержки и блоки третьих триггеров по числу блоков регистрации и с числом третьих триггеров по числу датчиков параметров, причем выходы блоков регистрации подключены к нулевым входам соответствующих блоков третьих триггеров и к первым входам соответствующих первых элементов И, соединенных вторыми входами с инверсным выходом первого триггера и с первым управл ющим входом второго коммутатора, а выходами - с входами первого элемента ИЛИ, подключенного выходом к единичному входу первого триггера, к первому входу второго элемента ИЛИ и к управл ющему входу первого регистра, соединенного выходами с информационными входами второго коммутатора и с первыми входами первого дещифратора, подключенного вторыми входами к выходам второго регистра и к информационным входам третьего коммутатора , а выходами - к единичным входам блоков третьих триггеров, св занных пр мыми выходами соответственно с управл ющими входами первого коммутатора, подключенного выходами к входам блоков регистрации , а информационными входами - к информационным выходам датчиков параметров , соединенных управл ющими выходами с первыми входами вторых элементов И, подключенных вторыми входами к пр мому выходу триггера и к первому управл ющему входу третьего коммутатора, а выходами - к входам третьего элемента ИЛИ, соединенного выходом с управл ющим входом второго регистра, с нулевым входом первого триггера и с вторым входом второго элемента ИЛИ, подключенного выходом к нулевому входу второго триггера и к входу первого элемента задержки, св занного выходом со сбросовым входом счетчика импульсов и с входом второго элемента задержки, подключенного выходом к вторым управл ющим .входам второго и третьего коммутаторов и к входу третьего элемента задержки, соединенного выходом с первым входом четвертого элемента ИЛИ, подключенного выходом к единичному входу второго триггера, св занного пр мым выходом с входом генератора импульсов, подключенного выходом к входу четвертого элемента задержки и к счетному входу счетчика импульсов, соединенного установочными входами с выходом п того элемента ИЛИ, а выходами каждого разр да - с информационными входами первого и второго регистров и с входами второго дешифратора, подключенного выходами соответственно к третьим входам первых и вторых элементов И, св занных четвертыми входами с выходом четвертого элемента задержки, причем выходы второго и третьего коммутаторов подключены к входам п того элемента ИЛИ. На фиг. 1 дана блок-схема устройства; на фиг. 2 - схема первого коммутатора; на фиг. 3 - схема второго и третьего коммутаторов. Устройство содержит датчики 1 параметров , блоки 2 регистрации, первый коммутатор 3, второй дешифратор 4, первые элементы И 5, вторые элементы И 6, первый элемент ИЛИ 7, третий элемент ИЛИ 8, первый триггер 9, счетчик 10 импульсов, первый регистр 11, второй регистр 12, второй элемент ИЛИ 13, генератор 14 импульсов , второй триггер 15, второй коммутатор 16, третий коммутатор 17, четвертый элемент ИЛИ 18, п тый элемент ИЛИ 19, вход 20 устройства, первый элемент 21 задержки, второй элемент 22 задержки, третий элемент 23 задержки, четвертый элемент 24 задержки, первый дешифратор 25, третьи триггеры 26. Первый коммутатор 3 содержит шестые элементы ИЛИ 27, элементы И 28. Второй и третий коммутаторы 16 и 17 содержат элементы И 29. Устройство работает следующим обрав исходном состо нии счетчик 10, регистры 11 и 12 триггеры 9 и 15 наход тс в нулевом состо нии. По сигналу «Пуск, поступающему по входу 20 устройства через элемент ИЛИ 18, устанавливаетс в единичное состо нне триггер 15, который включает генератор 14 импульсов. Генератор 14 генерирует последовательность импульсов , котора поступает на счетный вход счетчика 10 импульсов. Кроме того, каждый импульс генератора 14 задерживаетс элементом 24 задержки и подаетс в качестве импульса считывани на входы элементов И 5 и И 6, счетчик 10 импульсов вместе с дешифратором 4 образует распределитель, сигналы с выхода которого последовательно опрашивают через элементы И 5 или И 6 блоки регистрации 2 и датчики 1. Опрос элементов И 5 и И 6 производитс периодами , причем каждый период состоит из двух циклов. В первом цикле через элементы И 5 опрашиваютс блоки 2 регистрации во втором цикле - через элементы И 6 датчики 1, после чего периоды повтор ютс . Номер цикла определ етс состо нием триггера 9: нулевое состо ние соответствует опросу элементов И 5, единичное - опросу элементов И 6. В исходном состо нии сигнал высокого потенциала с инверсного выхода триггера 9 определ ет первый цикл и подготавливает к открыванию элементы И 5. Поэтому сигналы о выходе дешифратора 4 опрашивают сначала элемент И 5. Блоки 2 регистрации при условии их готовности к работе и незан тости выдают сигналы готовности на соответствующие элементы И 5. При совпадении всех четырех сигналов на входах данного опрашиваемого элемента И 5, например И 5-1, соответствующего незан тому блоку 2-1 регистрации, этот элемент И 5-1 открываетс и выдает сигнал через элемент ИЛИ 7 на вход разрешени записи регистра 11. При этом в регистр 11 с выходов счетчика 10 записываетс двоичный код пор дкового номера соответствующего блока 2-1 регистрации. С выходов регистра 11 этот код подаетс на входы коммутатора 16 и на первые входы дешифратора 25. Одновременно сигнал с выхода элемента ИЛИ 7 устанавливает в единичное состо ние триггер 9 и через элемент ИЛИ 13 - в нулевое состо ние триггер 15. Триггер 9 закрывает коммутатор 16 сигналом со своего инверсного выхода и подготавливает к открыванию коммутатор 17 сигналом со своего пр мого выхода. Триггер 15 отключает генератор 14 и счетчик 10 остаетс в состо нии, соответствующем первому в процессе данного цикла опроса, незан тому блоку 2-1 регистрации. Кроме того, сигнал с выхода элемента ИЛИ 13 поступает на вход последовательной цепи из элементов 21-23 задержки с выходов которых последовательно выдаютс сигналы управлени . Сигнал с выхода элемента 21 задержки обнул ет счетчик 10, при этом сбрасываютс сигналы с выходов дешифратора 4. Сигнал с выхода элемента 22 задержки подаетс на вторые управл ющие входы (считывани ) коммутаторов 16 и 17. При этом открываетс коммутатор 17, подготовленный к открыванию триггером 9, на информационных входах которого отсутствует информаци , так как регистр 12 находитс в нулевом состо нии. Счетчик 10 также находитс в нулевом состо нии и на этом заканчиваетс первый цикл опроса. Сигнал с выхода элемента 23 задержки через элемент ИЛИ 18 снова устанавливает в единичное состо ние триггер 15 и происходит второй цикл работы. Во втором цикле опроса дешифратор 4 опрашивает элементы И 6, соответствующие датчикам 1. Каждый из датчиков 1, подготовленный к выдаче информации, выдает сигнал готовности на соответствующий вход соответствующего элемента И 6, например датчик 1 - 1 на вход элемента И 6-1. При этом выходной сигнал элемента И 6-1, открывающегос дешифратором 4 при опросе, обнул ет через элемент ИЛИ 8 григгер 9, который подготавливает к открыванию коммутатор 16, записывает в регистр 12 код состо ни счетчика 10, соответствуюший пор дковому номеру датчика 1 - 1, и, аналогично описанному, через элемент ИЛИ 13 - обнул ет триггер 15, выключает генератор 14 и включает цепь элементов 21-23 задержки. С выходов регистра 12 двоичный код, соответствующий первому в процессе данного цикла опроса датчику 1, который выдает сигнал готовности на элемент И 6, подаетс на вторую группу входов дешифратора 25. Таким образом, после выполнени второго цикла опроса в данном периоде, на первые и вторые входы дешифратора 25 поступают с выходов регистраторов И и 12 соответственно старшие и младшие разр ды кода слова, которое состоит из кодов номеров блока регистрации и датчика, зафиксированных в первом и втором циклах опроса. Кодовые слова на входах дешифратора 25 соответствуют определенным сочетани м блоков 2 регистрации и датчиков 1 и декодируютс дешифратором 25. После декодировани срабатывает соответствующий из триггеров 26 блока, который через коммутатор 3 подключает информационные выходы датчика 1 - 1 к входам блока 2-1 регистрации. При этом задействованный блок регистрации снимает сигнал готовности с входа соответствующего элемента И 5 и нулевого входа соответствующего триггера 26. После этого сигнал с выхода элемента 21 задержки обнул ет счетчик 10, сигнал с выхода элемента 22 задержки открывает коммутатор 16, подготовленный к открыванию триггером 9. При этом с выходов регистра 11 двоичный код номера блока 2-1 регистрации, на котором был остановлен первый цикл работы, записываетс в счетчик 10 через коммутатор 16 и элемент ИЛИ 19. Таким образом, следующий период работы и его первый цикл начинаетс с того положени , на котором был остановлен счетчик 10 в первом цикле предыдуш .его опроса. Сигналом с выхода элемента 23 задержки через элемент ИЛИ 18, триггер 15 снова устанавливаетс в единичное состо ние, включаетс генератор 14, первый импульс которого в данном следующем периоде переводит счетчик 10 в состо ние , соответствующее опросу элементов И 5, последующих за элементом И 5-1, и описанный процесс повтор етс . Вторые циклы опроса элементов И 6 в последующих периодах начинаютс с состо ни счетчика 10, на котором он был остановлен в предыдущих периодах и которое определ етс содержимым регистра 12. Код с выходов регистров 12 записываетс в счетчик 10 через коммутатор 17 и элемент ИЛИ 19 сигналом с выхода элемента 22 задержки аналогично описанному. После освобождени блоки 2 регистрации вновь выдают сигналы готовности на соответствующие элементы И 5, обнул ют соответствующие им группы триггеров 26, и таким образом устройство подготавливаетс дл регистрации информации от других датчиков 1, требующих обслуживани , которые подключаютс к этим блокам регистрации в последующие периоды обегающего опроса. В случае зан тости всех блоков 2 регистрации и готовности датчиков 1 к выдаче информации , т. е. при отсутствии сигналов готовности на выходах блоков 2 регистрации и наличии сигналов готовности на выходах датчиков 1, все элементы И 5 закрыты, триггер 9 остаетс в нулевом состо нии и дешифратор 4 периодически опрашивает только элементы И 5 до тех пор, пока не освободитс от регистрации какой-либо из блоков 2 и не откроетс соответствующий ему элемент И 5. В случае неготовности всех датчиков 1 к регистрации информации и при наличии незан тых блоков 2 регистрации, все элементы И 6 закрыты, триггер 9 остаетс в единичном состо нии и дешифратор 4 периодически опрашивает только элементы И 6 до тех пор, пока не по витс сигнал управлени на выходе какого-либо издатчиков 1. Предлагаемое устройство обеспечивает непрерывный обегающий контроль датчиков контролируемых параметров, по мере освобождени зан тых блоков регистрации автоматически подключает к ним датчики, требующие обслуживани , сокращает врем ожидани датчиков и просто блоков регистрации, повышает пропускную способность комплекса блоков регистрации. Указанные преимущества достигаютс введением в устройство двух дещифраторов, счетчика, двух групп элементов И, четырех элементов ИЛИ, коммутатора, элементов задержки и группы триггеров, с помощью которых производитс вы вление датчиков, требующих обслуживани , и подключение их по мере необходимости к незан тым блокам регистрации в произвольных сочетани х . Технико-экономический эффект от использовани изобретени заключаетс в сокращении времени просто блоков регистрации , которые по мере освобождени автоматически подключаютс к датчикам информации в произвольных комбинаци х, в сокращении времени ожидани источников информации, в повышении производительности всего комплекса аппаратуры датчиков и блоков регистрации, что обусловлено расширением коммутационных возмож-ностей устройства.
L-L
Фиг.1
разр ды бходного кода