SU1316079A1

SU1316079A1 - Коммутирующее устройство с приоритетной коммутацией

Info

Publication number: SU1316079A1
Application number: SU853996940A
Authority: SU
Inventors: Владимир Петрович Яковлев
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1985-12-24
Filing date: 1985-12-24
Publication date: 1987-06-07

Abstract

Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - увеличение быстродействи коммутации приоритетной информации . Коммутирующее устройство содержит К ассоциативных запоминающих устройств 3, линейный коммутатор 4 и полный коммутатор 5. Введение блока 6 анализа приоритетов и его конкретное выполнение, К элементов И 7 и образование новых функциональных св зей позвол ет информации с более высоким приоритетом быть скоммутиро- ванной раньше, по сравнению с последовательной организацией коммутации информации. 1 з.п.ф-лы, 2 ил. сл CZ оо О5 о со

Description

11

Изобретение относитс к автоматике и вычислительной технике и может быть использовано п системах передачи данных иерархических АСУ.

Цель изобретени - увеличение быстродействи коммутации приоритетной информации.

На фиг.1 изображена блок-схема предлагаемого устройства; на фиг.2 - блок-схема блока анализа приоритетов

Коммутирующее устройство с приоритетной коммутацией содержит К входов 1 и М выходов 2, где К М, К ассоциативных запоминающих устройств 3 входы которых вл ютс входами устройства , К линейных коммутаторов А и полный коммутатор 5, выходы которого соединены с входами соответствующих линейных коммутаторов , а выходы каждого линейного коммутатора 4 соединены с М/К выходами 2 устройства . Кроме того, коммутирующее устройство с приоритетной коммутацией содержит блок 6 анализа приоритетов и К элементов И (конъюнкторов) 7, причем управл ющие выходы ассоциативных запоминающих устройств 3 соединены с входами блока 6 анализа приоритетов , выходы которого соединены с управл ющими входами элементов И 7, информационные входы которых соединены с выходами одноименных ассоциативных запоминающих устройств 3, а выходы элементов И 7 соединены с входами полного коммутатора 5.

Блок 6 анализа приоритетов содержит К дешифраторов 8 приоритетов, К групп элементов И 9, К элементов ИЛИ 10 последовательно соедине1П1ые генератор 11 импульсов, счетчик 12 и дешифратор 13 опроса, выходы которого подключены к первым входам соответствующих элементов И 9 каждой группы, входы дещифраторов 8 приоритетов вл ютс входами блока 6 анализа приоритетов, а выходы каждого дешифратора 8 приоритетов соединены с вторыми входами соответствующих элементов И 9 своей группы, выходы элементов И 9 каждой группы.подключены к входам элемента PiJIH 10 своей группы, выходы которых вл ютс выходами блока 6 анализа приоритетов.

Устройство работает следующим образом .

Поступающа на вхоЩ) 1 коммутирующего устройства с приоритетной коммутацией информаци накапливаетс

92

в ассоциативных запоминающих уст-ч ройствах 3. Входна информаци содержит в себе код приоритета и код номера выхода 2 коммутирующего устройства , которому ее необходимо скомму- тировать. Коды приоритетов информации с каждого ассоциативного запоминающего устройства 3 поступают на дешифраторы 8 приоритетов блока 6 анализа

приоритетов. На выходе каждого дешиф

0

5

ратора 8 приоритетов возбуждаетс одна из шин, соответстбующа коду приоритета . Каждый из этих сигналов поступает на первый вход соответствующего элемента И 9 своей группы. С началом работы устройства запускаетс генератор 11 импульсов. Вырабатываемые им тактовые импульсы считает счетчик 12, а дешифратор 13 опроса дешифрирует коды, поступающие со счетчика 12. На выходе дешифратора 13 опроса последовательно возбуждаетс кажда шина, начина с первой. Эти сигналы последовательно поступают на вторые входы соответствующих элементов И 9 каждой группы. В результате чего на каждом такте опроса элементов И 9 срабатывает только один элемент И 9 одной из групп, соответ5

0

ствующий коду приоритета. Этот сигнал через элемент ИЖ 10 поступает на один из выходов блока 6 анализа приоритетов. Таким образом, блок 6 анализа приоритетов вырабатывает сигналы очередности подключени ассоциативных запоминающих устройств 3 к полному коммутатору 5 в соответствии с приоритетом информации. При каждом такте работы устройства блок 6 анализа приоритетов вырабатывает только один сигнал, поступающий на управл ющий вход того элемента И 7, к которому подключено ассоциативное запоминающее устройство 3, содержащее информацию с более высоким приоритетом . Элемент И 7 открываетс и под-: ключает выбранное ассоциативное запоминающее устройство 3 к полному коммутатору 3, который в соответствии с кодом номера выхода

коммутирующего устройства подключает ассоциативное запоминающее устройство 3 к входу одного из линейных коммутаторов 4. После этого ассоциативное запоминающее устройство 3 подк;гючает- с выбранным линейным коммутатором 4 к тому выходу 2 коммутирующего устройства, который указан в коле

3

номера выходп 2. По скоммутированному каналу передаетс информаци от ассоциативного запоминающего устройства 3 к соответствующему выходу 2. За К тактов работы устройства осуществл етс полна передача информации по очередности, определ емой ее приоритетами . Увеличение быстродействи коммутации приоритетной информации заключаетс в том, что информаци с более высоким приоритетом коммутируетс раньше, по сравнению с последовательной организацией коммутации информации.

Claims

1. Коммутирующее устройство с приоритетной коммутацией с К входами и М выходами, где , содержащее К 20 ассоциативных запоминающих устройств, входы которых вл ютс входами устройства , К линейных коммутаторов и полный коммутатор, выходы которого соединены с входами соответствующих линейных коммутаторов, а выходы каждого линейного коммутатора соединены с М/К выходами устройства, о т л и ч а- ю щ е е с тем,что, с целью увеличе25

-30

ни быстродействи коммутации приори

fO

20 160794

тетной информации, в него введены блок анализа приоритетов и К элементов И, причем управл ющие выходы ассоциативных запоминающих устройств соединены с входами блока анализа приоритетов, выходы которого соединены с управл ющими входами элементов И, информационные входы которых соединены с выходами одноименных ассоциативных запоминаюпшх устройств, а выходы элементов И соединены с входами полного коммутатора.

2. Устройство по п.1, отличающеес тем, что блок анализа приоритетов содержит К дешифраторов приоритетов, К групп элементов И, К элементов ИЛИ, последовательно соединенные генератор импульсов, счетчик и дешифратор опроса, выходы которого подключены к первым входам соответствующих элементов И каждой группы, входы дешифраторов приоритетов вл ютс входами блока, а выходы каждого дешифратора приоритетов соединены с вторыми входами соответствующих элементов И своей группы, выходы элементов И каждой группы подключены к входам элементов ИЛИ своей группы, выходы которых вл ютс выходами блока,

f5

25

30

Редактор Н. Лазаренко

Составитель А. Чаховский

Техред И.Попович Корректор М.Демчик

Заказ 2372/56Тираж 901

ВНИИПИ Государственного комитета СССР

по делам изобретенир и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Подписное