SU1413634A1

SU1413634A1 - Устройство дл контрол хода программы

Info

Publication number: SU1413634A1
Application number: SU874183134A
Authority: SU
Inventors: Александр Владимирович Бек; Григорий Николаевич Тимонькин; Сергей Николаевич Ткаченко; Вячеслав Сергеевич Харченко; Михаил Анатольевич Чернышов
Original assignee: Предприятие П/Я А-7160
Priority date: 1987-01-19
Filing date: 1987-01-19
Publication date: 1988-07-30

Abstract

Изобретение относитс к вычислительной технике и может быть ис пользовано в ЭВМ дл контрол правильности выполнени программ. Цель изобретени - повышение полноты контрол . Устройство дл контрол хода программы содержит первый 1 и второй 2 блоки пам ти, счетчик 3, дешифратор 4, генератор 5 импульсов, триггеры маски 6, записи 7 и восстановлени 8, блок 9 элементов И, первый 10 и второй 11 элементы И, первый 12, второй 13 и третий 14 элементы ИЛИ, первый 15 и второй 16 элементы задержки, формирователь 17 импульсов. Новыми элементами в устройстве вл ютс второй 2 блок пам ти , триггер 8 восстановлени , второй элемент И 11, второй 13.и третий 14 элементы ИЛИ, второй элемент задержки 16. Преимущество устройства состоит в обеспечении большей полноты контрол за счет обнаружени более , широкого класса ошибок в программах . 2 ил. fg о сл

Description

оо

О)

со

4

Ф/УЯ-/ 22

1

Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ дл контрол правильности выполнени программы.

Цель изобретени - повышение полноты контрол .

На фиг. 1 приведена функциональна схема устройства дл контрол хода программы; на фиг. 2 - временна диаграмма его работы при обнаружении ошибок типа Запись после записи (а) и Чтение без записи (б) .

Устройство дл контрол хода программы содержит первьш 1 и второй 2 блоки пам ти, счетчик 3, дешифратор 4, генератор 5 тактовых импульсов, триггеры маски 6, записи 7 и восстановлени 8, блок 9 элементов И, первый 10 и второй 11 элементы И, первый 12 - третий 14 элементы ИЛИ, первый 15 и второй 16 элементы за- держзси, формирователь 17 импульсов, вход 18 разрешени устройства, вход 19 записи-чтени , адресную шину 20, информационную шину 21 и выход 22 ошибки.

Устройство дл контрол хода программы работает следующим образом,

В исходном состо нии все элементы пам ти обнулены; цепи установки исходного на схеме условно не показаны . Рассмотрим три основных режима работы устройства:

1,Контроль ошибок Запись после записи.

2,Контроль ошибок Чтение без записи.

3,Контроль зацикливани . Указанные режимы реализуютс во

времени параллельно.

При поступлении сигнала Разрешение по шине 18 устанавливаетс в единичное состо ние триггер 7 и переводит блоки 1,2 в режим считьгаа- ни информации, поскольку на вход V поступает нулевой сигнал. После ера- батывани триггера 7 формирователь 17 вьщает импульс Обращение, кото- рьй поступает на входы обращени блоков 1 и 2. Одновременно с сигналом Разрешение по шине 19 поступает сигнал Чтение-запись (бит признака обращени ), причем в режиме чтени - это сигнал нулевого, а в режиме записи единичного уровн . Этот сигнал соответствует режиму работы основной пам ти контролируемой ЭВМ. На шине адреса 20 сигнал Чте136342

ние-запись сопровождаетс по влением кода адреса чейки пам ти, по которому из блоков 1 и 2 считываетс . (заноситс ) бит признака обращени . Если бит признака обращени , поступивший по шине 19, равен 1, а бит, хран щийс в блоке 1 пам ти, равен О, команда записи информаJQ ции в чейку с адресом А идет после команды чтени информации из этой чейки. Така ситуаци соответствует нормальному ходу программы, на выходе элемента И 10 в данном

15 случае сохран етс нулевой уровень и сигнал ошибки на выход 22 устройства не выдаетс . После того, как триггер 7 вновь обнулитс сигналом, прошедшим через элементы задержки

2Q 15 и 16, в блок 1 пам ти по соответствующему адресу А, записываетс 1, Таким образом фиксируетс факт прохождени команды записи в чейку пам ти ЭВМ с адресом А;,

25 Если бит признака обращени , no- i : ступивший на вход 19,и бит, хран щийс в блоке 1 пам ти, равны 1, в программе дважды вьтолнена команда Запись в чейку А;, Така си3Q туаци свидетельствует об ошибке

в ходе выполнени программы, состо щей либо в пропуске команды Чтение из чейки А;, либо в по влении .ложной команды Запись в чейку А-, что приводит к искажению информации

в этой чейке и нарушению результатов обработки информации в ЭВМ.

В этом случае на входах элемента И 10 присутствуют единичные сигналы и на выход 22 элемента ИПИ 12 выдаетс сигнал ошибки.

Параллельно с работой блока 1 функционирует второй блок 2 пам ти, который отслеживает прохождение команд записи данных в чейки основной

5 пам ти ЭВМ. Рассмотрим возможные ситуации , возникающие при контроле хода программы.

Если бит признака обращени , поступивший по шине 19, равен 1 О,

50 -а бит, хран щийс в блоке 2 пам ти, .равен l, команда чтени данных из чейки AJ выполн етс после того, как туда бьша записана информаци . Это соответствует нормальной работе

55 программы, В данной ситуации на выходе блока 2 пам ти по вл етс единичный сигнал, после того, как на . вход ВК поступает сигнал обращени .

40

314

а триггер 7 переводитс в единичное состо ние. Этим сигналом устанавливаетс в единичное состо ние триггер 8 восстановлени . Единичный сигнал с выхода триггера 8 через элемент ИЛИ 13 поступает на вход D блока 2 пам ти и после того, как обнулитс триггер 7 и переведет блок 2 пам ти в режим записи, вновь запишетс в чейку AJ этого блока, т.е. подтвердит единичное значение бита признака обращени .

Если бит признака обращени , поступивший на вход 19, и бит, хран щийс в блоке 2 пам ти, равны О, то до записи информации в чейку А; пам ти ЭВМ происходит обращение к ней. Така ситуаци возникает либо вследствие пропуска команды записи данных в чейку А;, либо в результате по влени лишней команды чтени информации из чейки А;. Она соответствует ошибке типа Чтение без записи , котора , в случае ее пропуска приводит к искажению конечного результата обработки информации.

Устройство рабдтает следующим образом (см. фиг. 2,6).

К моменту считывани информации на выход блока 2 пам тки (нулевого бита признака обращени ) по вл етс единичный сигнал на выходе элемента задержки 15. Поскольку на выходе 19 присутствует нулевой потенциал, на выхоДе И 11 по вл етс единичный сигнал, который через элемент ИЛИ 12 поступает на выход 22 устройства, фиксиру нарушение выполн емой программы .

Выдача сигналов через элементы И 10 и 11 может быть при необходимости блокирована с помощью программно доступного триггера 6 маски. В этом случае на магистраль 21 данных поступает бит маски, который по сигналу на выходе 4.3 дешифратод)а 4, формируемому в соответствии с кодом на шине адреса 20, записываетс в триггер 6. В результате этот триггер устанавливаетс в единичное состо ние , блокиру элементы И 10 и 11.

Контроль зацикливани в программах осуществл етс с помощью счетчика 3. В исходном состо нии этот счетчик 3 обнулен и нулевьм сигналом с выхода элемента ИЛИ 14 блокирована подача импульсов на счетный вход.

634

При подаче соответствующего кода на входы дешифратора 4 в счетчик 3 заноситс код допустимого времени выполнени программы. Счетчик 3 разблокируетс единичным сигналом с выхода элемента ИЛИ 14 и начинает отсчет импульсов, поступающих с выхода генератора 5.

0 Код времени, содержащийс в счетчике 3, по соответствующей команде, инициирующей единичный сигнал на выходе 4.2 дешифратора 4, может быть через блок 9 элементов И считан на

5 магистраль 21 данных.

В, случае зацикливани программы происходит переполнение счетчика 3, сигнал с выхода которого поступает через элемент ИЛИ 12 на выход 22

Q ошибки устройства.

I

Claims

Формула изобретени

Устройство дл контрол хода

5 программы, содержащее первый блок пам ти, счетчик, дешифратор, триггер маски, триггер записи, генератор тактовых импульсов, блок элементов И, первый элемент И, первый элемент

0 ИЛИ, первый элемент задержки и формирователь импульсов, причем вход разрешени устройства соединен с первым стробирующим входом дешифратора и входом синхронизации триггера записи , информационный вход которого подключен к шине единичного потенциала устройства, пр мой и инверсный выходы триггера записи соединены соответственно с входом первого элемента задержки и входом записи-чтени первого блока пам ти, выход формировател импульсов соединен с входом обращени первого блока пам ти, выход которого соединен с первым входом первого элемента И, второй стробирую щий вход дешифратора объединен с информационным входом первого блока м ти и вторым входом первого элемента И и подключен к входу записи- чтени устройства, выход первого эле0 мента И соединен с первым входом первого элемента ИЛИ, адресна шина устройства подключена к адресному входу первого блока пам ти и информационному входу дешифратора, первый, второй и

5 третий выходы которого соединены соответственно с входом синхронизации счетчика, стробирующим входом блока элементов И и входом синхронизации триг5

0

j-epa маски, инверсный выход которого соединен с третьим входом первого элемента И, информационный вход триг Гера маски и группа информационных входов счетчика подключены к информационной шине устройства, выход переполнени счетчикд соединен с вторым входом первого элемента ИЛИ, выход которого вл етс выходом ошибки устройства, выход генератора так- |товых импульсов соединен со счетным |входом счетчика, группа разр дных :выходов которого соединена с группой информационных входов блока эле- ентов И, группа выходов которого подключена к шине данных устройства, ;отличающеес тем, что, с |Цельго повьвпени полноты контрол , |Устройство дополнительно содержит второй блок пам ти, триггер восста- Иовлени , второй элемент И, второй И третий элементы ИЛИ и второй элемент задержки, причем выход первого элемента задержки соединен с первым пр мым входом второго элемента И и через второй элемент задержки с нулевым входом триггера записи, пр мой выход которого соединен с входом формировател импульсов, выход которого соедине.н с входом обращени

0

5

второго блока пам ти и входом синхронизации триггера восстановлени , инверсный выход триггера записи соединен с входом записи-чтени второго блока пам ти, выход которого соединен с единичным входом триггера восстановлени и первым инверсным входом второго элемента И, пр мой выход триггера восстановлени соединен с первым входом второго элемента ИЖ, выход которого соединен с информационным входом второго блока пам ти, второй вход второго элемента ИЛИ объединен с вторым инверсным входом второго элемента И и подключен к входу записи-чтени устройства, выход второ го элемента И соединен с третьим входом первого элемента ИЛИ, адрес- Q ный вход второго блока пам ти подключен к адресной шине устройства, информационный вход триггера восстановлени подключен к шине нулевого потенциала устройства, группа разр дных выходов счетчика соединена с группой входов третьего элемента ИЛИ, выход которого соединен с входсм разрешени счетчика, инверсный выход триггера маски соединен с вторым пр мым входом второго элемента И.

5

0