RU1781698C - Устройство дл отображени информации на газоразр дной индикаторной панели - Google Patents

Abstract

Использование: в вычислительной технике, системах сбора и отображени  информации . Сущность изобретени : устройство содержит: два блока оперативной пам ти 6, 16, блок посто нной пам ти 7, блок управлени  режимом отображени  15, блок управлени  8, блок формировани  синхроимпульсов 9, два регистра данных 10, 14, два регистра управлени  11,13, блок преобразовани  информации 12, блок выбора строк 5, две группы ключей 2, 4, сдвиговый регистр 1, газоразр дную индикаторную панель 3 8-6-9-12-1-2-3, 8-7, 8-1-6, 8-15-7, 15-6,8-13-8, 8-11-10-12,8-14-8,11-9.11- 5-4-3,9-1, 11-14. бил.

Description

Х| 00

®№.1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах сбора и отображени  информации.

Цель изобретени  - расширение области применени  за счет обеспечени  возможности редактировани  отображаемой информации.

На фиг. 1 изображена функциональна  схема устройства дл  отображени  информации на гэ§бразр дной индикаторной панели; на фиг. 2 - алгоритм программы терминала; на фиг. 3 - алгоритм отображени  строки информации на ГИП; на фиг. 4 - алгоритм программы приема входной информации; на фиг. 5 - функциональна  схема блока управлени ; на фиг. 6 - функциональна  схема блока управлени  режимом отображени .

Предлагаемое устройство дл  отображени  информации на газоразр дной индикаторной панели включает в себ  сдвиговый регистр 1 (фиг. 1), ключи первой группы 2, газоразр дную индикаторную панель 3, ключи второй группы 4, блок выбора строки 5, блок оперативной пам ти 6, блок посто нной пам ти 7, блок управлени  8, блок формировани  синхроимпульсов 9, регистр данных 10, регистр управлени  11, блок преобразовани  информации 12, дополнительный регистр управлени  13, дополнительный регистр данных 14, блок управлени  режимом отображени  15, дополнительный блок оперативной пам ти 16, выходы сдвигового регистра 1 соединены со входами ключей второй группы 2, выходы которых соединены с вертикальными шинами газоразр дной индикаторной панели 3, горизонтальные шины которой соединены с выходами ключей второй группы, входы которых соединены с выходами блока выбора строки 5, управл ющие и информационные входы-выходы блока управлени  8 соединены соответственно с информационными и управл ющими входами-выходами блока оперативной пам ти 6, управл ющими и информационными входами блока посто нной пам ти 7, информационными и управл ющими входами дополнительного блока оперативной пам ти 16, информационные и управл ющие входы регистра управлени  11 соединены соответственно с информационными и управл ющими входами-выходами блока управлени  8, информа- ционные входы регистра данных 10 соединены с информационными входами- выходами блока управлени  8, информационные входы дополнительного регистра управлени  13 соединены с управл ющими входами-выходами блока управлени  8, информационные входы и выходы дополнительного регистра данных 14 соединены с информационными входами-выходами блока управлени  8, первый вход блока формировани  синхроимпульсов 9 соединен с управл ющими входами-выходами блока управлени  8, второй вход соединен с выходом записи данных регистра управлени  11 и со вторым входом регистра данных 10,

0 тактирующий выход соединен со входом записи сдвигового регистра 1, первый, второй выход соединены с первым, вторым входом блока преобразовани  информации 12, группа информационных входов которого

5 соединена с информационными выходами регистра данных 10, выходы четной и нечетной информации соединены с информационными входами сдвигового регистра 1, информационные и управл ющие входы0 выходы блока управлени  8  вл ютс  входами устройства, группа информационных входов-выходов блока управлени  соединена с входами блока выбора строки 5, управл ющий вход которого соединен с выходом

5 записи адреса строки регистра управлени  11, второй управл ющий вход дополнительного регистра управлени  13 соединен с третьим выходом регистра управлени  11, выход дополнительного регистра управле0 ни  13, соединен с входом прерывани  блока управлени  8 и управл ющим входом блока управлени  режимом отображени  15, второй выход регистра управлени  11 соединен с первым управл ющим входом

5 дополнительного регистра управлени  13 и управл ющим входом дополнительного регистра данных 14, управл ющие выходы блока управлени  8 соединены с информационными входами блока управлени  режи0 мом отображени  15, первый выход блока управлени  режимом отображени  15 соединен с входами разрешени  выборки блока оперативной пам ти 6 и блока посто нной пам ти 7, второй выход блока

5 управлени  режимом отображени  15 соединен с входом разрешени  выборки дополнительного блока оперативной пам ти 16, третий выход соединен с одним из информационных входов-выходов блока управ0 лени  8.

Устройство работает следующим образом . По включению питани  процессор блока управлени  8 (микросхема 1806М2) 17 (см. фиг. 5) по процедуре безадресного чте5 ни  считывает начальный вектор из адресов 000000, 000002, Эта процедура сопровождаетс  выработкой сигнала СЕЛ из группы управл ющих выходов, который поступает на блок управлени  режимом отображени  15 (см. фиг. 6), собранный на

триггере режима (533ТМ2) 25 и магистраль- ном усилителе (559ИП1) 24. По этому сигналу триггер режима устраиваетс  в единичное положение, снимаетс  сигнал разрешени  выбора с блока дополнитель- ной оперативной пам ти 16, Информаци  считываетс  из адресов 000000, 000002 системной области пам ти (блок оперативной пам ти 6, блок посто нной пам ти 7), По сигналу ОТВЕТ, из группы управл ющих выходов, триггер режима переходит в нулевое положение, сигнал разрешени  выбора снимаетс  с блоков системной области пам ти 6, 7.

По адресу 000000 располагаетс  началь- ный адрес программы, по адресу 000002 слово состо ни  процессора, восьмой разр д которого определ ет режим работы процессора . При установленном восьмом разр де процессор блока управлени  8 работает в системном режиме.

В этом режиме установка адреса на информационных входах-выходах сопровождаетс  сигналом СЕЛ из группы управл ющих выходов, что обеспечивает подключение системных блоков пам ти 5,6.

При нулевом значении восьмого разр да слова состо ни , процессор работает в пользовательском режиме, сигнал на выходе СЕЛ отсутствует, триггер режима на- ходитс  в нулевом положении, с блоков системной области пам ти снимаетс  сигнал разрешени  выборки.

В пользовательском режиме процессор блока управлени  8 обрабатывает програм- мы, наход щиес  в адресном пространстве пользовател , в том числе стандартное программное обеспечение, например операционную систему РАФОС. Совместимость со стандартным программным обеспечением в части отображени  информации обеспечиваетс  введением дополнительного регистра управлени  13 и дополнительного регистра данных 14 со стандартными адресами терминала 177564, 177566.

Дополнительный регистр управлении 13 выполнен на микросхемах 533ТР2, 533ЛАЗ, соединенных последовательно. Единичное плечо 533ТР2  вл етс  выходом. На вход установки в единицу 533ТР2 поступает сигнал записи по адресу 177566, выделенный в регистре управлени  11. На первый вход микросхемы 533ЛАЗ поступает сигнал выбора адреса 177564 с регистра управлени  11, на второй вход микросхемы 533ЛАЗ поступает сигнал ДЧТ с управл ющих входов-выходов блока управлени  8. Выход микросхемы 533ЛАЗ соединен с входом установки в ноль микросхемы 533ТР2.

Дополнительный регистр данных 14 выполнен на микросхеме 533ИР22.

Информационные входы микросхемы 533ИР22 дополнительного регистра данных 14 соединены с информационными входами-выходами блока управлени  8. Вход записи соединен с выходом записи по адресу 177566 регистра управлени  11, выходы соединены с информационными входами- выходами блока управлени  8.

Отличительной особенностью дополнительного регистра управлени  13  вл етс  то, что при записи информации в дополнительный регистр данных 14, в дополнительном регистре управлени  13 по совпадению выбора адреса 177566 и сигнала ДЗП из управл ющих входов-выходов блока управлени  8, на выходе вырабатываетс  сигнал останова. Этот сигнал поступает на вход прерывани  блока управлени  8 и на один из входов магистрального усилител  24 блока управлени  режимом отображени  15. По этому сигналу, поступающему на процессор блока управлени  8 17 через элемент ИЛИ 18, процессор приступает к процедуре безадресного чтени  адреса вектора прерывани  000170. При этом вырабатываютс  сигналы ДЧТ, СЕЛ из группы управл ющих выходов, которые поступают на вход элемента И 23. Результирующий сигнал с выхода элемента И 23 поступает на второй вход магистрального усилител  24 блока управлени  режимом отображени  15 и с его выхода в определенный разр д информационных входов-выходов блока управлени  8, например восьмой разр д. Установка восьмого разр да мен ет адрес вектора прерывани  по сигналу с выхода дополнительного регистра управлени  13 с 000170 на 000570. Процессор блока управлени  8 осуществл ет чтение вектора из адресов 000570, 000572 системной области пам ти т.к. сигналом СЕЛ из группы управл ющих выходов триггер режима блока управлени  режимом отображени  15 был установлен в единичное положение и сн л сигнал разрешени  выборки дл  дополнительного блока оперативной пам ти 16. В слове состо ни  по адресу 000572 установлен восьмой разр д , что переводит процессор блока управлени  8 в системный режим работы, При этом обрабатываетс  программа из системной области пам ти, адрес которой указан в  чейке 000570. Блок-схема программы изображена на фиг. 2.

Таким образом, при выдаче кода символа в дополнительный регистр данных 14 из программы пользовател  процессор блока управлени  8 переходит в системный режим и производит отображение этого символа

на ГИП, после чего возвращаетс  к продолжению программы пользовател .

Дл  повышени  быстродействи  отображени  больших массивов информации в состав стандартных дисплейных команд введена дополнительна  команда с кодом 006. С помощью этой команды пользователь может заменить посимвольную выдачу информации через дополнительный регистр данных 14, выдачей массивов информации .

В этом случае выдача информации дл  отображени  осуществл етс  следующим образом. Программа пользовател  записывает в адреса 000576-000604 дополнительного блока оперативной пам ти 16 (область используема  в ОС РАФОС дл  обмена информацией между программами) следующую информацию:

000576 - адрес массива отображаемой информации

000600 - адрес строки экрана

000602 - номер позиции в строке

000604 - количество строк

Затем в дополнительный регистр данных 14 посылаетс  код 006. При этом процессор блока управлени  8, описанным выше образом, выходит на выполнение программы, блок схема алгоритма которой приведена на фиг, 2 и выполн ет ветвь алгоритма , соответствующую отображению массива информации. С помощью системной команды ЧДК, процессор блока управлени  8 просчитывает из блока оперативной пам ти пользовател  адреса 000576- 000604. Затем осуществл ет считывание информации из массива, начальный адрес которого указан в адресе 000576 и производит ее отображение на ГИП, после чего воз- вращаетс  к прерванной программе пользовател .

При выполнении команды НАЛТ или поступлении сигнала ОСТ из управл ющих входов-выходов через элемент ИЛИ 18, процессор блока управлени  8 производит безадресное чтение вектора прерывани  000170 и переходит к выполнению программы приема входной информации (см. фиг. 4). Данна  программа расположена в системной области пам ти восьмой разр д в слове состо нию 000172густановлен в единицу. Выдача информации на ГИП из программы приема входной информации осуществл етс  непосредственно через регистр данных 10 с помощью подпрограммы отображени .

Блок схемы подпрограммы отображени  изображена на фиг. 3. Блок управлени  8 (микросхема 1806ВМ2) обрабатывает данную подпрограмму следующим образом.

Производитс  формирование адреса массива разложени  отображаемого знака посредством смещени  кода знака на три разр да влево и прибавлени  к нему базовогр адреса массива разложени  алфавита АЛФ, расположенного в блоке посто нной пам ти 7.

Структура массива АЛФ имеет следующий вид:

Структура массива АЛФ имеет следующий вид: АЛФ )31211109 8 7 6 5 4 3 2 1 О

массив разложени  1-го знака

ООххххххххххх ООххххххххххх ООххххххххххх ООххххххх хххх

массиви)0хххххххх00ххх

разложени JOOxxxxxxxOOxxxx

последнегоJOOxxxxxxxOOxxxx

знакаloOOOOOOOOOxxxxx

где х - биты построчного разложени  знака, ., Матрица знака имеет размерность 6x7. В каждой из семи строк 5 битов знака и 1 бит пробела между знаками.

Адрес массива разложени  знака записываетс  в массив экранной строки и производитс  отображение строки знаков на ГИП, При этом процессор блока управлени  8 осуществл ет выдачу информации текущей строки экрана, коды адресов

массивов разложени  знаков которой расположены в массиве экранной строки блока оперативной пам ти 6. Первый байт массива разложени  первого знака строки выдаетс  по адресу регистра данных 10,

например 177572,

Регистр данных 10 выполнен на шестиразр дном регистре, одна микросхема 533ТМ9. По сигналу записи данных, дешифрированному в регистре управлени  11,

производитс  запись 6-и битов разложени  знака в регистр данных 10.

Электроды ГИП имеют выводы на четыре стороны панели и объединены в шлейфы по 126 выводов в каждом (четные и нечетные ). Таким образом перва  2 и втора  4 группы ключей в свою очередь дел тс  на четную и нечетную группы по 128 бит, соответственно и сдвиговый регистр 1 состоит из четной и нечетной частей по 128 бит.

Сдвиговый регистр 1 выполнен на 16 микросхемах 134ИР8, соединенных последовательно . Информаци  с регистра данных 10 поступает на блок преобразовани  информации 12, где производитс  ее преобразование в две трехбитовые последовательности, четную и нечетную. Блок разделени  информации 12 представл ет собой мультиплексор, выполненный на микросхеме 1533КП2. Управление переключением разр дов осуществл етс  по сигналам, поступающим с первого и второго выхода блока формировани  синхроимпульсов 9.

Выдача информации в регистр данных 10 представл ет собой байтовую команду пересылки с косвенно регистровым методом адресации, котора  выполн етс  за четыре цикла обращени  к магистрали. Таким образом между циклами обращени  к магистрали, в которых производитс  запись информации в регистр данных 10, помещаютс  три цикла обращени  к магистрали,  вл ющиес  циклами чтени . Из сигнала чтени  после прихода сигнала записи данных, в блоке формировани  синхроимпульсов 9 формируютс  сигналы, управл ющие записью информации в регистр сдвига 1.

Три импульса чтени  с тактирующего выхода блока формировани  синхроимпульсов 9 поступают на вход записи регистра сдвига 1. По этим импульсам в регистр сдвига 1 записываютс  три бита четной и нечетной информации поступающей с блока преобразовани  информации 12. Таким образом записываютс  в сдвиговый регистр 1 первые байты разложени  знаков экранной строки.

Затем процессор блока управлени  8 выдает по адресу регистра управлени  11, например 177570 код адреса текущей строки экрана. Регистр управлени  11 выполнен на дешифраторе, например на одной микросхеме 556РТ1 и R-S-триггере. например 533ТР2, элементе И, например 533ЛИ1.

Прошивка микросхемы 556РТ1 обеспечивает дешифрацию адресов 177570, 177572, а также дешифрацию дополнительных адресов 177564, 177566. Микросхема 533ТР2 использована дл  запоминани  выбора адресов 177570, 177572, 177564, 177566. Микросхема 533ЛИ1 использована дл  выделени  сигнала записи по данным адресам.

Входы микросхемы 556РТ1 соединены с управл ющими и информационными входами-выходами блока управлени  8. Выходы микросхемы 556РТ1 соединены со входами установки в единицу микросхемы 533ТР2. Входы установки в ноль микросхемы 533ТР2 соединены с сигналом ОБМЕН из группы управл ющих входов-выходов блока управлени  8. Выходы микросхемы 533ТР2 соединены с первыми входами элементов И микросхемы 533ЛИ1, вторые входы элементов И микросхемы 533ЛИ1

соединены с сигналом ДЗП из группы управл ющих входов-выходов блока управлени  8.

Выделенный на дешифраторе сигнал 5 записи по адресу 177570 с выхода записи адреса строки регистра управлени  11 поступает на управл ющий вход блока выбора строки 5.

Блок выбора строки 5 представл ет со0 бой восьмиразр дный регистр адреса строки , микросхема 133ИР13 и два 128-ми разр дных дешифратора строк, собранных на микросхеме 533ИД4 и 8-ми микросхемах 133ИДЗ. На вход микросхемы 533ИД4 по5 ступает младший и три старших разр да кода строки, которые дешифрируютс  дл  выбора одного из восьми 16-ти разр дных дешифраторов, микросхема 133ИДЗ,Разр ды со 2 по 5 кода адреса строки поступают

0 параллельно на все входы восьми дешифраторов . Выходы дешифраторов (128) подсоединены к информационным входам четных и нечетных высоковольтных ключей второй группы 4. В качестве высоковольтного клю5 ча примен етс  интегральна  микросхема . 1105КН5Б.

Код адреса строки, наход щейс  на информационных входах-выходах процессора блока управлени  8 по сигналу записи адре0 са строки записываетс  в регистр адреса строки, дешифрируетс  и поступает на один из 256-й входов ключей второй группы 4.

В выбранной строке газоразр дной индикаторной панели 3 загораютс   чейки, ко5 торым соответствуют биты регистра сдвига 1, содержащие информацию.

Таким образом запись отображаемой информации в регистр сдвига 1 производитс  на фоне считывани  кодов разложени 

0 знака из блока посто нной пам ти 7.

Использование предполагаемого изобретени  по сравнению с основным изобретением-прототипом , благодар  введенным

5 дополнительному блоку оперативной пам ти 16, блоку управлени  режимом отображени  15, дополнительному регистру данных 14 и дополнительному регистру управлени  13, позволит совместить функции отображе0 ни  информации на ГИП, выполн емым ранее , с функци ми вычислительной системы. Применение дл  реализации обеих функций одного процессора, блока управлени  8 улучшит массогабаритные характеристики

5 вычислительной системы в целом,

Предлагаемое устройство по сравнению с прототипом может быть использовано в качестве базового элемента в различных вычислительных и информационных системах, в том числе использующих стандартное программное обеспечение, например операционную систему РАФОС.

При этом сохран етс  быстродействие, достигнутое в прототипе. Врем  отображени  экранной страницы в такой системе вычисл етс  по формуле:

Тэкрана строки

Тстроки составл ет 105 мкс, при этом Тэкрана составит 20 мкс, что дает хорошие эргономические характеристики, обеспечивающие удовлетворительный режим работы оператора.

На дату подачи за вки разработана принципиальна  схема, изготовлен опытный образец устройства, проведены лабораторные исследовани , подтвердившие указанные результаты.

Использование за вл емого технического решени  дл  отображени  информации на газоразр дной индикаторной панели по заказу 8677 планируетс  во втором полугодии 1990 г. в информационно-поисковой системе.

Claims (1)

1. Формула изобретени 

   Устройство дл  отображени  информации на газоразр дной индикаторной панели , содержащее блок управлени , блоки оперативной и посто нной пам ти, регистры данных и управлени , коммутатор, ключи первой и второй групп, газоразр дную индикаторную панель, блок выбора строки, блок формировани  синхроимпульсов, сдвиговый регистр, выходы которого подключены к входам ключей первой группы, выходы которых соединены с вертикальными шинами газоразр дной индикаторной панели, горизонтальные шины которой соединены с выходами ключей второй группы, входы которых подключены к выходам блока выборки строки, информационный и управл ющий входы которого подключены к информационному входу-выходу блока управлени  и к выходу регистра управлени  соответственно, управл ющие и информационные входы-выходы блока управлени   вл ютс  соответственно управл ющими и информационными входами-выходами устройства и соединены соответственно с управл ющими входами и информационными

   входами-выходами блоков оперативной пам ти , с управл ющими и информационными входами регистра данных, вход запуска блока синхронизации соединен с управл ющим

   входом регистра данных и с выходом регистра управлени , а тактовый вход подключен к соответствующему выходу блока управлени , первый выход блока синхронизации соединен с тактовым входом сдвигового регистра, а второй выход - с адресным входом коммутатора, выход которого соединен и информационным входом сдвигового регистра, а информационный вход подключен к выходу регистра данных, отличающ е е с   тем, что, с целью расширени  области применени  за счет обеспечени  возможности редактировани  отображаемой информации, в него введены дополнительный блок оперативной пам ти, блок

   управлени  режимом отображени , дополнительный регистр управлени  и дополнительный регистр данных, управл ющий вход которого соединен с первым управл ющим входом дополнительного регистра

   управлени  и с вторым выходом регистра управлени , третий выход которого подключен к второму управл ющему входу дополнительного регистра управлени , информационные входы которого соединены с управл ющими входами-выходами блока управлени , а выход подключен к входу прерывани  блока управлени  и к управл ющему входу блока управлени  режимом отображени , информационные входы которого подключены к управл ющим выходам блока управлени , а первый и второй выходы соединены с входами разрешени  выборки блоков оперативной и посто нной пам ти и дополнительного блока оперативной пам ти соответственно, третий выход блока управлени  режимом отображени  подключен к одному из информационных входов-выходов блока управлени , информационный и управл ющий входы дополнительного блока оперативной пам ти подключены к информационным и управл ющим входам-выходам блока управлени  соответственно, информационный вход и выход дополнительного регистра данных

   подключены к информационным входам-выходам блока управлени .

   Фкг2.

   °ц

   at - код ьнако ё КОИ7

   (К-адрес масса Sa роиюхеш

   АЛФ- адрес MffCCt/Sa

   o tpoSunja

   {КЭг/еи. )

   Фи Р

   микросхема 1WRW.

   Фиг Ј

   остт

   19

   зчг

   10

   СЕЛ

   ч-

   11

   ОГВ

   М

   yc/rtavojxff iexmopa

   25

   г5

   за р&п wfoPQ

   пошо&ател  зофе/п быйора

   Системного ОМ

   Риг. б