RU1835555C - Устройство дл отображени информации на матричном индикаторе - Google Patents

Abstract

Использование: вычислительна  техника , система сбора и отображени  информации . Сущность изобретени : устройство содержит два блока оперативной пам ти (3 и 4), блок управлени  (7), два генератора тактовых импульсов (6 и 24), блок формировани  сигналов записи (10), таймер (25). од- новибратор (11), дешифратор записи (5), буферный регистр (13), блок селекции обращений (9), схему прерываний (8), триггер

Description

00

со ел ел ел ел

ю

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах отображени  информации группового, коллективного и индивидуального пользовани ,

Цель изобретени  - повышение качества отображени  за счет обеспечени  модул ций  ркости при невысоких аппаратных затратах.

Введение режима управлени  широтно- импульсной модул цией устройства достигаетс  за счет одновибратора, схемы прерывани  и режима работы таймера в блоке формировани  сигналов записи регистров индикации, что позвол ет обеспечивать модул цию  ркости программным способом и приводит к меньшим аппаратным затратам.

На фиг. 1 приведена структурна  схема предлагаемого устройства; на.фи г.2 - функциональна  схема блока формировани  сигналов записи/чтени ; на фиг.3 - эпюры работы блока формировани  сигналов записи/чтени ; на фиг.4 - функциональна  схема регистра индикации.

Устройство дл  отображени  информации на матричном индикаторе, представленное на фиг.1, содержит шину 1 внешних сигналов, входной буфер 2, первый 3 и второй 4 блоки пам ти, дешифратор 5 записи, генератор тактовых импульсов б, блок управлени  7, схему 8 прерываний, блок .9 селекции обращений, блок 10 формировани  сигналов записи/чтени , одновибратор 11, триггер 12 цикла индикации, буферный регистр 13, четыре узла индикации 14-17, каждый из которых содержит дешифратор 18 обращений, блок развертки 19, первую группу ключей 20, регистр индикации 21, вторую группу ключей 22, газоразр дный матричный индикатор 23.

Блок формировани  сигналов записи 10, представленный на фиг.2, содержит генератор тактовых импульсов 24, программируемый таймер 25, одновибратор 11, триггер 12 цикла индикации, блок посто нной пам ти 26, реализующий функции дешифрации .

На фиг.З показаны диаграммы 27-29 сигналов с выходов программируемого таймера 25, диаграммы 30 и 31 - сигналов с выходов одновибратора 11 и триггера 12 цикла индикации соответственно и диаграммы 32-35 сигналов с выходов дешифратора 26.

На фиг.4 приведен пример выполнени  дешифратора 13 обращений, который управл ет блоком регистров индикации 21, содержащим четыре укрупненных блока, включающий 8 себ  регистры ийдикации

36i-36e, 371-378, 38i-38e, соответственно .

Быстродействие выбранного типа процессора (в данном случае КИ1810ВМ86), 5 вход щего в блок 7 управлени , позвол ет осуществл ть развертку и вывод данных на информационное поле 128 х 128 элементов отображени , т.е. на 4 узла индикации. На фиг.5 представлен пример выполнени  схемы прерываний 8. Она состоит из RS-триггера 40 и формировател  вектора прерываний, выполненного на усилителе- формирователе 41.

На фиг.6 дано распределение адресно5 го пространства ОЗУЗ 4.

Устройство работает следующим образом .

С шины 1 внешних сигналов через входной буфер 2 сигналы адресов, данных, уп0 равлени  поступают в блоки пам ти 3 и 4, при этом данные записываютс  или в блок 3, или в блок 4 в зависимости от того, с каким блоком пам ти работает блок управлени  7. Если блок управлени  7 обращаетс  к блоку

5 3, то данные от внешнего устройства записываютс  в блок пам ти.

Переключение блока пам ти 4 происходит при обращении к нему блока 7, другой блок пам ти 3 при этом автоматически пере0 ключаетс  на работу с внешним устройством . Введение входного буфера 2 и двух блоков пам ти 3 и 4 позволило вести прием данных от внешнего устройства в режиме пр мого доступа к пам ти, увеличить скоро5 сть ввода информации. При этом разгружаетс  блок управлени  7 дл  выполнени  операций развертки знака по его ходу, записи информации в регистр индикации 21 дл  отображени  информации на индикаторе

0 23. Это обеспечивает устойчивое изображение , т.к. при развертке изображени  на индикаторе 23 выводитс  подготовленна  информаци  очередной страницы блоков пам ти 3 или 4. Развертка изображени  по

5 его кодам происходит одновременно с процессом ввода информации,

Операции чтени  и записи блоком 7 осуществл ютс  согласно типовым режимам работы выбранного типа процессора

0 (КМ18010ВМ86). Процедуры обмена между процессором и ПЗУ, вход щими в блок 7, подключение ПЗУ к процессору, а также операции обмена данными между другими блоками устройства и блоком управлени 

5  вл ютс  типовыми дл  выбранного типа процессора.

Блок 9 селекции обращений осуществл ет дешифрацию адреса обращени , обеспечива  совмещение процесса ввода данных в блок пам ти и развертки изображени . На вход блока 9 поступают сигналы с шин адреса и управлени , а выходы св заны с входами разрешени  блоков пам ти 3 и 4, буферного регистра 13, узлов индикации 14-17, блока формировани  сигналов записи/чтени  10, а также с входом готовности генератора 6 и выходом строба приема шины 1 внешних сигналов. При каждом обращении блока 7 к одному из блоков пам ти 3(4) блок 9 формирует сигнал Готовность , который  вл етс  стробом приема дл  внешнего устройства и одновременно переводит входной буфер 2 в высокоимпе- дансное состо ние. Как только цикл обращени  блока управлени  7 к блоку пам ти 3 или 4 закончен, текущий блок пам ти работает на запись информации через входной буфер 2 от внешнего устройства в режиме пр мого доступа.

При развертке изображени  блок 7 считывает i код знака из области кодов текущего блока пам ти 3 и 4, затем, использу  содержимое знакового ПЗУ, вход щего в состав блока 7, формирует данные, соответствующие состо нию элементов отображени  матричного индикатора, и записывает их в область индикации текущего блока пам ти 3(4) (фиг.6). Затем информаци  из этой второй области блока пам ти 3(4) построчно выводитс  на матричный индикатор 23 следующим образом.

Счетный импульс, поступающий с выхода одновибратора 11 на синхровход схемы прерываний 8 (фиг.5), устанавливает триггер прерываний, вход щий в состав схемы 8, в состо ние Q 1 и инициирует сигнал прерывани  INT, который поступаете выхода схемы 8 на соответствующий вход блока 7 управлени . Ответный сигнал подтверждени  прерывани  INTA от блока 7 разрешает прохождение вектора прерывани  от схемы 8 на шину данных и устанавливает триггер прерываний схемы 8 в состо ние 0 0.

Обработка прерывани  блоком 7 управлени  заключаетс  в построчном выводе информации из области индикации (фиг.6) блока пам ти 3(4) на матричный индикатор через буферный регистр 13 и блоки 21 узлов индикации 14-17 следующим образом. Дл  осуществлени  процесса записи данных (см. фиг.4) дешифратор 18 обращений блока . 21, управл емый разрешающим сигналом от блока 9 селекции обращений, анализирует сигналы адреса записи А3п1, А3п2 от блока 10, а также сигналы Зп-1-Зп2 управлени  записью регистров индикации от дешифратора 5 записи, полученные в результата декодировани  дешифратором 5

адреса записи с шины адреса, который поступает на его вход. Под управлением сигналов с выхода дешифратора 18 происходит занесение информации из буферного регистра 13 в регистр индикации 21 (регистры 36i-39s) каждого узла индикации 14-17. Эти данные проходит через вторую группу ключей 22 и индицируютс  в соответствующей строке информационного пол  матричного

индикатора 23. Выбором соответствующей строки индикатора управл ет блок развертки 19 через первую группу ключей 20. На счетный вход блока развертки 19 поступает сигнал СЧЕТ с выхода одновибратора 11.

Дл  обеспечени  модул ций  ркости в данном устройстве используетс  широтно- импульсна  модул ци  (ШИМ). Чтобы получить четыре уровн  градации  ркости, длительность индикации каждой строки

матричного индикатора 23 делитс  на три интервала. Индикаци  в течение трех интервалов соответствует максимальному уровню  ркости, минимальный уровень - отсутствие индикации. Длительность интервалов может быть неодинакова, она задаетс  программно при начальной установке программируемого таймера 25 блока 10 (см. фиг.2). В блоках 21 каждого узла индикации 14-17 регистры индикации 36i-36s, 37i-37s,

38i-38e, организованы соответственно в четыре р да, как это показано на фиг.4. Каждый р д регистров хранит информацию о состо нии элементов отображени  одной строки информационного пол  индикатера 23 в течение одного интервала индикации .

Наличие четырех р дов регистров при разбиении длительности индикации одной строки индикатора на три  ркостных интервала позвол ет совместить во времени процедуры записи данных в регистры 36i-39s и вывода их на матричный индикатор 23.

Сигналы 27 и 28 (см. фиг.З) с выхода программируемого таймера 25 (см. фиг.2) поступают на одни входы блока пам ти 26, а сигнал 29 - на запускающий вход одновибратора 11, причем длительности сигналов 27-29 с выходов таймера 25 определ ют длительности интервалов индикации. Одно- вибратор 11 вырабатывает счетный импульс 30 дл  блока развертки 19 узлов индикации 14-17 и схемы прерываний 8 и управл ет триггером 12 цикла индикации, выход кото- рого св зан с одним из входов блока посто-  нной пам ти 26 блока 10, вырабатывающего управл ющие сигналы чтени  ЧТ1-ЧТ4 регистров индикации (эпюры 32-35 на фиг.З) и адрес записи АЗп регистрое индикации 36i-39e. Сигналы разрешени  чтени  ЧТ1-ЧТ4 от блока пам ти 26 блока 10 через дешифратор обращений 18 управл ют передачей 64-битного слова с выходов одного из четырех р дов 36-39 ре- систров индикации 21 на вторую группу ключей 22 и далее на столбцы индикатора 23. Перечисленные сигналы управлени  чтением и записью регистров 36i-39e вырабатываютс  блоком 10 таким образом, что передача 64 бит данных с выходов регистров одного из р дов 36-39 блока 21 на индикатор 23 в текущем интервале индикации происходит одновременно с последовательной записью информации по 16 бит в регистры того р да, содержимое которого было выведено на индикатор 23 в предыдущем интервале индикации.

Таким образом, достигаютс  наиболее оптимальные услови  обмена данными между блоками пам ти 3 и 4, блоком 7, блоком 10 и блоком регистров индикации 21, что позвол ет расширить функциональные возможности устройства за счет обеспече- ни  модул ций  ркости элементов отображени  матричного индикатора 23 при невысоких аппаратных затратах.

Claims (1)

1. Формула изобретени  Устройство по авт. св. № 1783573, отличающеес  тем, что, с целью повышени  качества отображени  за счет модул ции  ркости, блок формировани  сигналов запи- . си содержит генератор тактовых импульсов, таймер, одновибратор, триггер, блок посто нной пам ти, выходы которого  вл ютс  соответственно первым и вторым выходами блока, первый адресный вход  вл етс  первым адресным входом блока, а второй адресный вход подключен к первому выходу таймера, второй выход которого подключен к входу одновибратора, выход которого соединен с управл ющим входом таймера, тактовым входом триггера и  вл етс  трещим выходом блока, пр мой выход триггера подключен к третьему адресному входу блока посто нной пам ти, а инверсный выход- к информационному входу триггера, информационный вход таймера  вл етс  информационным входом блока, входы управлени  записью и чтением таймера  вл ютс  первым и вторым управл ющими входами блока, вход выборки таймера  вл етс  третьим управл ющим входом блока, адресный вход таймера  вл етс  вторым адресным входом блока.

   сшины

   данных

   От &юка 3

   шины гк.

   робпе-1

   ни  L

   .ШиНЫ ti.

   адреса

   Do

   р CS

   ш to

   4

   ев №

   С1

   & С2

   №

   2.5 РТ

   ал

   0

   /

   2.

   с ta(/f/& Qd/геса

   o0ao6ti6paTi тр. цикла и и.

   С Л

   11

   Т

   12.

   Л

   фиг. 2

   26 ROM

   гЛ на А #6л2 f шифра v 5

   VrЈ- уйм...

   Чг2

   Уг-3 на реt/rj/ ыетры

   ..з%

   MH.J

   Л

   на сче/г ихи {9 Wft.../

   ,

   иЈ VC/(UP(/ й$ v nmsfi ик

   /ЧГ

   f/ two oabafjffi

   Ј ёПф JMI

   9999C81

   iЈ.,.Ј.

   4024

   MS iOffO

   20W 20t

   к шине

   г дамь/х

   ff/ro#a

   Фа 8.5

   ftfctffj.- fafata

   0&fQ& 96 03У

   Яелоб

   f

   Яелоб

   Каир: 0& UHffc/A-Qtfc/г/

   . /м06 ,