SU1334141A1 - Устройство дл отображени информации - Google Patents

Abstract

Изобретение относитс  к системам отображени  информации и может быть использовано в биологии, физике и других област х науки и техники, где необходимы запоминание, обработка и отображение информации. Целью изобретени   вл етс  расширение области применени  за счет выполнени  коррекции отображаемой информации без прерывани  ее отображени . Устройство содержит два блока пам ти, в графической пам ти 16 хран тс  коды изображени  одного кадра, в системную пам ть 17 заноситс  информаци , котора  управл ет процессом формировани  изображени .. Информаци  из системной пам ти 17 может использоватьс  дл  маскировани  отдельных точек и участков с помощью регистра сдвига 19, коммутатора 11 и группы элементов И, раскраски и наложени  служебной информации на основное изображение через регистр 5, коммутатор 10, аналоговые сумматоры 22. Такое маскирование позвол ет формировать различные фрагменты изображени  без изменени  основной графической пам ти 16. Регистр 3 используетс  дл  частичной коррекции основной графической пам ти 16 в режиме ввода-вывода информации. 2 ил. 2 в (Л : w 4 26 фие.

Description

13341

Изобретение относитс  к системам отображени  информации и может быть . использовано в биологии,, физике и других област х науки и техники, где „ необходимо запоминание, обработка и отображение информации.

Цель изобретени  - расширение области применени  за счет вьшолнени  коррекции отображаемой информации ю без прерывани  ее отображени .

На фиг. изображена структурна  схема устройства: на фиг.2 - временные диаграммы работы генератора импульсов и делител  частоты. 15

Устройство (фиг.1) содержит генератор Г импульсов, первый 2, второй 3, третий 4 и четвертый 5 регистры, делитель 6 частоты, счетчик 7, первый 8, второй 9, третий 10 и четвер- 20 тый 11 коммутаторы, первую 12 и вторую 13 группы элементов И, первый 14 и второй 15 дешифраторы, первый 16 и второй 17 блоки пам ти, первый 18 и второй 19 регистры сдвига, элементы 25 ИСКЛЮЧАЮЩЕЕ ИЛИ 20, цифроаналоговый преобразователь 21, аналоговые сумма- торы 22, блок 23 ввода-вывода, блок 24 отображени . На фиг.1 показаны также входы и выходы блоков 25-29. 30 На фиг.2 обозначены выход 30 генератора импульсов и .выходы 31-37 делител  частоты.

Устр ойство работает следующим об- разом.35

Генератор I импульсов формирует последовательность импульсов, частота которых равна частоте индикации точек на экране блока 24 отображени . елитель .частоты формирует из и iпyль- 40 сов генератора 1 импульсов последовательность телевизионных синхроимпульсов , синхронизирующих развертку блока 24 отображени . Импульсы с второго выхода делител  6 частоты посту- 5 ают на счетчик 7, код которого опреел ет адрес индицируемой в каждый . омент точки на блоке 24 отображени  блоков 16 и 17 пам ти. Импульсы с третьего выхода делител  б частоты gg оступают на первый коммутатор 8 и правл ют адресацией блоков 16 и 17 ам ти. В режиме отображени  инфорации на адресные входы блоков 16 и 17 пам ти поступает информаци  с вы- . . одов счетчика 7, а в режиме ввода- вывода - с первого регистра 2. Первый блок 16 пам ти хранит коды многорадационного изображени  одного кг Д412

ра, второй блок 17 пам ти  вл етс  системной пам тью, служащей дн  запоминани  различных служебных символов

В режиме маскировани  графического изображени  системной пам тью 17 на экране блока 24 отображени  отображаютс  лишь те части изображени , которые совпадают с единицами, записанными в системной пам ти 17, остального изображени  не видно. Этот режим нужен дп  выделени  из всего изображени  отдельных участков, которые необходимо отобразить в данном случае.

В режиме черно-белого отображени  все разр ды пам ти 16 интерпретируютс  как код  ркости и подаютс  на цифроаналоговый преобразователь 21. В режиме цветного отображени  часть разр дов блока 16 интерпретируетс  как коды цвета, обычно этих разр дов бывает 3 и с их помощью кодируетс  любой из 8 цветов.

Блоки 16 и 17 пам ти построены так, что в режиме отображени  информации одновременно считываетс  п точек изображени , информаци  о которых поступает на входы регистров 18 и 9 сдвиг.а, на .выходах которых получаютс  поочередно коды каждой из п точек Поскольку скорость отображени  точек на экране определ етс  скоростью телевизионной развертки, то врем  индикации одной точки изображени  определ етс  по формуле

(k

tcrp k

tcTp

k - врем  движени  луча по строке (это врем  обычно составл ет 45 мкс). число точек разложени  изображени  по одной строке.

Если число равно 256, то врем  индикации одной точки составит около 180 НС, Така  скорость считаетс  предельной дл  многих блоков пам ти, при этом не остаетс  времени на запись или считывание. Считыва  одновременно п точек и выбира  число п . достаточно большим, можно увеличить врем  между считывани ми в п разj при этом сами блоки пам ти могут быть с малым быстродействием, кроме того по вл етс  врем  дл  чтени /записи информации от внешних устройств.

31

Сдвиг информации в регистрах 18 и I9 сдвига производитс  сигналами от генератора 1 импульсов. Коды графического изображени  поступают с регистра I8 сдвига иа вторую группу элементов И 13, котора  управл етс  через четвертый коммутатор 11 либо кодами второго блока 17 пам ти, либо третьим регистром 4, который  вл ет- с  регистром маски отображени . Управление четвертым коммутатором 11 осуществл етс  от четвертого регистра 5. Три младших разр да кода изображени  поступают на входы третьего коммутатора 10, который переключает эти коды либо на вход элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20, либо на вход ана логовых сумматоров 22 в зависимости от того, черно-белое или цветное изображение должно быть получено. Элементы ИСЮГОЧАЮЩЕЕ ИЛИ 20 служат дл  ползпени  как позитивного, так и негативного изображени  под управлением четвертого регистра 5. С вы- хода элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20 код изображени  преобразуетс  в видеосигнал цифроаналоговым преобразователем 21, затем смешиваетс  в ана- логовьгх сумматорах 22 с сигналами цветности и поступает на информационные входы блока 24 отображени .

В режиме ввода-вывода адрес грзт- пы, содержащей п слов, определ етс  состо нием старших разр дов первого регистра 2. Код этих разр дов подаётс  на входы блоков 16 и 17 пам ти через первый коммутатор 8, который в этом режиме передает коды адреса от первого регистра 2. Выбор одного из п слов группы осуществл етс  вторым дешифратором 15 и вторым коммутатором 9. Оба эти блока уравн ютс  младшими разр дами адреса, подаваемого от внешних устройств, формирующимис  в первом регистре 2. Блок 23 определ ет адрес, по которому происходит обмен данными с блоками 16 и 17 пам ти . .

Второй регистр 3  вл етс  регист- ром маски записи. Он заправл ет первой группой элементов И 12 и определ ет , какие именно биты слова будут записьгаатьс  в блоки пам ти. Наличие этого регистра позвол ет произ водить запись отдельных бит слова, н наруша  информации в остальных битах При чтении информации из блоков 16 и I7 пам ти номер читаемого слова

41

определ етс  вторым коммутатором 9, считываемое слово записываетс  в бло 23 ввода-вывода, управл ющий обменом данными между блоками пам ти и внешними устройствами.

Генератор импульсов вырабатывает последовательность импульсов, поступающих на делитель 6 частоты. Эпюра сигнала 30 (фиг.2), подаваема  на блок 24 отображени , состоит из кад- ровых синхроимпульсов 31 и строчных синхроимпульсов 32. Между строчными синхроимпульсами умещаетс  k импульсов 33, поступающих на регистры 18 и 19 сдвига. Импульсы 34 поступают на счетчик 7, их число за период строчных импульсов равно k/n. Сигналы 35 подаютс  на первый коммутатор 8 и служат дл  разделени  времени обращени  к блокам пам ти внешних устройств и блока отображени . В то врем , как этот сигнал находитс  в соето нии логической единицы 36, пам ть подключаетс  к блоку 24 отображени , в момент действи  импульса 37 - к внешним устройствам.

Таким образом, предлагаемое устройство работает с двум  блоками пам ти , что позвол ет получить р д режимов отображени , св занных с маскированием основного изображени  системной пам тью, интерпретацией системной пам тью с целью получени  на экране визиров шкал, других служебны символов, повышающих точность интер- претации информации на экране блока отображени  без прерывани  изображени  и удобство работы с устройством.

Claims (1)

1. Формула изобретени 

   Устройство дл  отображени  информации , содержащее генератор импульсов , делитель частоты, счетчик, первый коммутатор, первый блок пам ти, первый регистр сдвига, цифроаналого- вый преобразователь, первый регистр, выход генератора импульсов соединен с входом делител  частоты, первый выход которого соединен с синхронизи- рзгющим входом блока отображени , второй выход делител  частоты соединен с счетным входом счетчика, выходы которого соединены с информационными входами первой группы первого коммутатора , выходы которого соединены с адресными входами первого блока пам ти , выходы которого соединены с инФормациоиными входами первого регистра сдвига, - информационные входы первого регистра  вл ютс  информатхион- ными входами устройства, третий выход делител  частоты соединен с управл ющим входом первого коммутатора отличающеес  тем, что, с целью расширени  области применени  за счет выполнени  коррекции отображаемой информации без прерывани  ее отображени , в устройство введены второй блок пам ти, второй регистр сдвига, две группы элементов И, аналоговые сумматоры, элементы ИСКЛЮЧАЮ-is разовател , выход которого соединен

   ЩЕЕ ИЛИ, второй, третий, четве)ртый

   регистры, второй, третий, четвертый

   коммутаторы, два дещифратора, входы

   первого дешифратора  вл ютс  адресны-.

   ми входами устройства, выходы перво- 20 И второй группы соединены с информаго дешифратора соединены с входами ционными входами третьего коммутатос первыми входами аналоговых сумматоров , выходы которых соединены с информационными вход;1ми блока отображени , выходы второй группы элементов

   записи регистров, выходы первой группы первого регистра соединены с ин - формационными входами второй группы первого коммутатора, выходы которого соединены с адресными входами второго блока пам ти, выходы которого соединены с информационными входами второго рсг истра сдвига, выход генератора импульсов соединен с входами сдвига регистров сдвига, информационные входы второго, третьего, четвертого регистров и блоков пам ти объединены с информационными входами первого регистра , выходы второго регистра соединены с первыми входами элементов И первой группы, выходы которых соединены с входами записи соответственно первого и второго блоков пам ти, выходы второй группы первого регистра соединены с входами второго дешифраJ/

   ра, выходы первой группы соединены с входами второ элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

   25 второй группы тр1етьего ко соединены с вторыми входа вых сумматоров, выходы вт гистра сдвига соединены с онными входами первой гру

   30 того коммутатора, информа ды второй группы которого с выходами третьего регис четвертого коммутатора со входами второй группы эле

   2g второй группы, первьШ, вт тий выходы четвертого рег нены с управл ющими входа и четвертого коммутаторов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

   40 рого дешифратора соединен входами элементов И перво

   жЛП ТГ1ШШ1 JTinrL

   32зг

   J.П

   жл иишiuiM-

   J4

   Л

   35

   36

   37

   ВНИИПИ Заказ 3963/45 Тираж 672 Подписное Пронзи.-полигр. пр-тке, г, Ужгород, ул. Проектна , 4

   41

   10

   U«

   тора и адресными входами второго коммутатора , информационные входы первой и второй групп которого соединены с выходами первого и второго блоков пам ти соответственно, выходы второго коммутатора  вл ютс  выхода- t-iH устройства, выходы первого регистра сдвига соединены с первыми входами элементов И второй группы, выходы первой группь. которых соединены с входами первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,, выходы которых соединены с входами цифроаналогового преобс первыми входами аналоговых сумматоров , выходы которых соединены с информационными вход;1ми блока отображени , выходы второй группы элементов

   ра, выходы первой группы которого соединены с входами второй группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы

   второй группы тр1етьего коммутатора соединены с вторыми входами аналоговых сумматоров, выходы второго регистра сдвига соединены с информационными входами первой группы четвертого коммутатора, информационные входы второй группы которого соединены с выходами третьего регистра, выходы четвертого коммутатора соединены с входами второй группы элементов И

   второй группы, первьШ, второй и третий выходы четвертого регистра соединены с управл ющими входами третьего и четвертого коммутаторов и входом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго дешифратора соединен с вторыми входами элементов И первой группы.

   ..Л

   Л

   J 1Г