JP3490078B2 - ベースバンド信号受信回路及びワード検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はベースバンド信号受
信回路及びワード検出回路に関し、例えば、近距離無線
通信方式の一種であるブルーツース（Ｂｌｕｅｔｏｏｔ
ｈ）方式に従う無線信号の受信機に適用し得るものであ
る。

【０００２】

【従来の技術】２．４ＧＨｚ帯の無線信号を使用した無
線通信システムであるブルーツースシステムのブルーツ
ース受信機は、上述の２．４ＧＨｚ帯の無線信号から、
１ＭＨｚのシンボル送信速度のベースバンド信号を取り
出すためのＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）トランシー
バや、取り出したベースバンド信号（デジタルシリアル
信号）からパケット組み立てを行うベースバンド受信回
路などを有する。

【０００３】ベースバンド信号の送信は、６２５μｓ毎
のタイムスロット境界から開始され、最初に、４ビット
長のプリアンブルが、次に、６４ビット長の同期ワード
が、最後に可変長のペイロードが送信される。各ブルー
ツース受信機のベースバンド受信回路は、入力されたベ
ースバンド信号中に６４ビット長の同期ワードが存在す
るかどうかをモニタし、自己宛ての同期ワードが出現し
たら、それに続くペイロードの内容を取り込んで処理す
る。

【０００４】従来のベースバンド受信回路は、単純に受
信したベースバンド信号の立上りエッジ及び又は立下り
エッジのみを検出してクロック信号を再生し、そのクロ
ック信号でベースバンド信号をサンプリングして、シン
ボルを復元していた。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ベースバンド受信回路では、単純に受信したベースバン
ド信号の立上りエッジ及び又は立下りエッジのみを検出
してクロック信号を再生しているので、ベースバンド信
号中に雑音が含まれていたり、受信したベースバンド信
号中に周波数ドリフトが存在したりすると、クロック信
号の再生精度が低下し、正確な同期ワードの検出を行う
ことができなかったり、同期ワードの検出ができたとし
てもそれ以降のペイロード受信でビット誤りが発生した
りという欠点があった。

【０００６】 そのため、ベースバンド信号（シリアル
信号）のシンボルを正しく復元可能なベースバンド信号
受信回路や、そのベースバンド信号受信回路に適用して
好適な回路（ワード検出回路）が望まれている。

【０００７】

【０００８】

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め、第１ の本発明のワード検出回路は、入力されたベー
スバンド信号に含まれている所定ワードを検出するもの
であって、上記ベースバンド信号を、そのシンボル送信
速度のＮ（Ｎは２以上の整数）倍のクロック周波数でサ
ンプリングしたデータを順次格納していく高速サンプリ
ングデータ記憶手段と、この高速サンプリングデータ記
憶手段に記憶されているデータの中から、上記所定ワー
ドのビット数に等しい数だけ、しかも、相前後するデー
タが上記クロックのＮ個分の時間差を有するように取り
出すデータ取出手段と、取り出されたデータの各ビット
と、上記所定ワードの各ビットとの一致不一致を検出す
る一致不一致比較手段と、この一致不一致比較手段の比
較結果に基づいて、所定ワードが検出されたか否かと、
上記Ｎ種類のクロック位相の中から、所定ワード検出時
の検出位相とを決定するワード検出手段とを備え、上記
一致不一致比較手段は、上記所定ワードと取り出された
データとの一致ビット数が閾値より大きいか否かを判定
するものであり、上記ワード検出手段は、閾値より大き
いクロック位相が所定数のサイクル以上連続したとき
に、所定ワードが検出されたと決定し、そのサイクルの
中間位相を検出位相と決定するものであることを特徴と
する。

【００１０】 第２の本発明のベースバンド信号受信回
路は、入力されたベースバンド信号のシンボル送信速度
のＮ（Ｎは２以上の整数）倍の周波数を有するＮ種類の
クロック位相のうち、与えられたクロック位相で上記ベ
ースバンド信号をサンプリングするサンプリング手段
と、上記ベースバンド信号に含まれている同期ワードを
検出する同期ワード検出回路とを備え、上記同期ワード
検出回路として、第１の本発明のワード検出回路を適用
し、上記同期ワード検出回路の検出位相の情報を、上記
サンプリング手段のクロック位相に反映させることを特
徴とする。

【００１１】

【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明のベースバンド信号受信回路及びサンプル
クロック抽出回路をブルーツース受信機に適用した第１
の実施形態を図面を参照しながら詳述する。

【００１２】図１は、第１の実施形態に係るブルーツー
ス受信機の要部構成を示すブロック図である。

【００１３】図１において、第１の実施形態のブルーツ
ース受信機１は、受信アンテナ２、ＲＦＩＣトランシー
バ３、ベースバンド信号サンプルクロック抽出回路（以
下、適宜、クロック抽出回路と略称する）４、周波数ド
リフト補正回路５、ＦＩＦＯ（Ｆｉｒｓｔ−ｉｎ Ｆｉ
ｒｓｔ−ｏｕｔ）バッファ６及び同期ワード検出回路７
などを有する。

【００１４】ＲＦＩＣトランシーバ３は、受信アンテナ
２が捕捉した２．４ＧＨｚ帯の無線信号から、１ＭＨｚ
のシンボル送信速度のベースバンド信号Ｓ１を取り出す
（復調する）ものであり、得られたベースバンド信号Ｓ
１は、クロック抽出回路４、周波数ドリフト補正回路５
及びＦＩＦＯバッファ６に与えられる。

【００１５】クロック抽出回路４は、入力されたベース
バンド信号Ｓ１をシンボル送信速度のＮ（Ｎは２以上の
整数）倍のクロック周波数でサンプルし、０から（Ｎ−
１）までの各クロック位相毎に、ベースバンド信号Ｓ１
の立上り変化点（立上りエッジ）や立下り変化点（立下
りエッジ）の数を積算し、積算された変化点数が最大と
なるクロック位相Ｓ２を抽出するものである。この変化
点クロック位相Ｓ２は、周波数ドリフト補正回路５に与
えられる。

【００１６】周波数ドリフト補正回路５は、シンボル送
信速度を規定する送信側の発振周波数と受信側の発振周
波数との間に周波数のずれ（ドリフト）が存在する場合
に、受信信号のサンプル周波数を送信周波数に合わせる
ように補正するための回路である。周波数ドリフト補正
回路５は、送信側から送られてきたベースバンド信号Ｓ
１に追随して受信周波数（直接的には変化点クロック位
相Ｓ２）を調整し、補正後の変化点クロック位相Ｓ３を
出力するものである。

【００１７】この補正後の変化点クロック位相Ｓ３に応
じて定まるクロック位相が、ベースバンド信号Ｓ１のサ
ンプリングに使用され、サンプリングされたシンボル
は、ＦＩＦＯバッファ６において一時的に格納される。

【００１８】ＦＩＦＯバッファ６は、周波数ドリフトを
も考慮したバッファとなっているだけでなく、ベースバ
ンド信号Ｓ１に同期して得たクロックで書き込んで受信
機内部で発生した内部クロックで読み出すクロック乗せ
換え機能をも担っている。

【００１９】ＦＩＦＯバッファ６から読み出された受信
シンボルＳ４は、同期ワード検出回路７に与えられる。
同期ワード検出回路７は、受信シンボル系列に同期ワー
ドが存在するか否かの判定を行うものである。

【００２０】図２は、ベースバンド信号サンプルクロッ
ク抽出回路４の詳細構成例を示すブロック図である。

【００２１】上述したように、クロック抽出回路４は、
基本的には、ベースバンド信号のシンボル送信速度のＮ
倍の周波数で、ベースバンド信号Ｓ１をサンプリングし
て、その信号の変化点を調ベるものであり、そのため、
図示しないクロック発振回路から、シンボル送信速度の
Ｎ倍の周波数を高速クロックが与えられている。通常、
Ｎとして１３や１２の値が選ばれる。従って、ベースバ
ンド信号Ｓ１が１ＭＨｚのシンボル送信速度で送信さ
れ、Ｎの値として１３が選択された場合には、ベースバ
ンド信号Ｓ１のサンプリング周波数は１３ＭＨｚとな
る。図２は、Ｎの値として１３を仮定した場合の構成例
を示している（図２では１３ＭＨｚクロックと表記して
いる）。

【００２２】図３（Ａ）に示すベースバンドクロックの
１周期で規定される１シンボル期間は、１３ＭＨｚクロ
ックの１３周期に等しいので、１シンボル期間との関係
では、１３ＭＨｚクロックは、図３（Ｃ）に示すように
１３個のクロック位相（サンプルクロック位相）に分け
て考えることができる。なお、図３は、後述する具体的
な動作説明で利用するものである。

【００２３】図２において、カウンタ（クロック位相カ
ウンタ）１０は、１３ＭＨｚクロックが到来する毎に、
「０」〜「１２」の範囲で巡回的にカウントアップする
ものであり、このカウンタ１０のカウント値（最大値が
１２であるので４ビット表記；図３（Ｂ）参照）が、そ
の時点でのサンプルクロック位相の種類を表すものとな
っている。

【００２４】計１３個の変化点数レジスタ１１−０〜１
１−１２は、１３個の各クロック位相についての累積変
化点数ＥＤ［０］〜ＥＤ［１２］を保持するものであ
る。これら変化点数レジスタ１１−０〜１１−１２のロ
ードイネーブル入力端子には、デコーダ１２のデコード
出力が入力されており、択一的に、ロードイネーブル状
態になるようになされている。

【００２５】例えば、カウンタ１０のカウント値が
「０」の場合には、デコーダ１２によって、「０」クロ
ック位相に係る変化点数レジスタ１１−０がロードイネ
ーブル状態になり、１３ＭＨｚクロックの到来によりカ
ウンタ１０のカウント値が「１」に更新されると、デコ
ーダ１２によって、「１」クロック位相に係る変化点数
レジスタ１１−０がロードイネーブル状態になり、以
下、同様にして、択一的に、ロードイネーブル状態にな
り、ロードイネーブル状態になっているレジスタが巡回
的に変化する。

【００２６】ロードイネーブル状態にある変化点数レジ
スタ１１−ｉ（ｉは０〜１２のいずれか）は、１３ＭＨ
ｚクロックに同期して、後述するマルチプレクサ（ＭＵ
Ｘ）１５の出力をロードするようになされている。

【００２７】全ての変化点数レジスタ１１−０〜１１−
１２の出力ＥＤ［０］〜ＥＤ［１２］は、１３入力のマ
ルチプレクサ１３に入力されている。マルチプレクサ１
３の制御端子には、現時点でのサンプルクロック位相を
規定するカウンタ１０のカウント値が与えられる。マル
チプレクサ１３は、カウンタ１０のカウント値が「ｉ」
クロック位相を表しているときには、そのクロック位相
に係る変化点数レジスタ１１−ｉの出力を選択して出力
する。

【００２８】言い換えると、マルチプレクサ１３は、１
３ＭＨｚクロックが生じる毎に、出力を選択するレジス
タを１１−０→１１−１→１１−２→１１−３→……→
１１−１２→１１−０のように巡回的に切り換える。し
かも、この巡回変化は、ロードイネーブル状態になって
いるレジスタの上述した巡回変化と同期している。

【００２９】マルチプレクサ１３の出力は、２入力マル
チプレクサ１５の一方の入力端子に直接入力されると共
に、＋１加算器１４によって１インクリメントされてマ
ルチプレクサ１５の他方の入力端子に入力される。マル
チプレクサ１５の制御端子には、イクスクルーシブオア
回路１８の出力が入力されるようになされている。

【００３０】２個のラッチ回路１６及び１７、並びに、
イクスクルーシブオア回路１８は、ベースバンド信号Ｓ
１の変化点検出回路を構成している。

【００３１】ラッチ回路１６は、ＲＦＩＣトランシーバ
３が出力したベースバンド信号Ｓ１を、１３ＭＨｚクロ
ックに同期して取り込むと共に、ラッチ回路１７に出力
し、ラッチ回路１７も、ラッチ回路１６がラッチしてい
るベースバンド信号を１３ＭＨｚクロックに同期して取
り込む。

【００３２】従って、ラッチ回路１７の入出力は、隣接
するクロック位相（例えば「０」クロック位相及び
「１」クロック位相）間の位相差に応じた時間だけ異な
るものとなっている。

【００３３】ベースバンド信号におけるこの位相差最小
時間だけずれた位相の論理レベルが一致することは、こ
の時間内には、立上り変化点も立下り変化点もないこと
を意味し、ベースバンド信号におけるこの位相差最小時
間だけずれた位相の論理レベルが異なることは、この時
間内に立上り変化点又は立下り変化点があることを意味
する。

【００３４】すなわち、ラッチ回路１７の入出力の論理
レベルの不一致を捉えることにより、立上り変化点又は
立下り変化点を検出できる。この一致不一致判定のため
にイクスクルーシブオア回路１８が設けられている。

【００３５】マルチプレクサ１５は、イクスクルーシブ
オア回路１８が変化点を検出していないことを表す
「０」を出力しているときは、マルチプレクサ１３の出
力（「ｉ」クロック位相での今までの変化点数そのも
の）を選択して出力する。これに対して、マルチプレク
サ１５は、イクスクルーシブオア回路１８が変化点を検
出したことを表す「１」を出力しているときは、＋１加
算器１４の出力（「ｉ」クロック位相での今までの変化
点数＋１）を選択して出力する。

【００３６】マルチプレクサ１５の出力は、上述したよ
うに、変化点数レジスタ１１−０〜１１−１２に入力さ
れるが、そのときに、ロードイネーブル状態になってい
る変化点数レジスタ１１−ｉに取り込まれてロードされ
る。

【００３７】以上のようにして、変化点数レジスタ１１
−０〜１１−１２にはそれぞれ、そのレジスタに係るク
ロック位相に同期して、ベースバンド信号Ｓ１の変化点
が生じた累積個数（変化点数）が格納される。

【００３８】最大変化点数レジスタ１９は、変化点数レ
ジスタ１１−０〜１１−１２に保持されている計１３個
の変化点数のうち、最大値を保持するものである。

【００３９】また、変化点クロック位相レジスタ２０
は、変化点数の最大値を保持している変化点数レジスタ
に係るクロック位相の種類情報（図１での変化点クロッ
ク位相Ｓ２）を保持しているものである。

【００４０】比較回路２１は、これらレジスタ１９及び
２０の保持内容の更新の必要性を判定するものである。

【００４１】比較回路２１には、マルチプレクサ１５の
出力と、最大変化点数レジスタ１９の出力とが入力され
ており、比較回路２１は、これらを大小比較する。そし
て、比較回路２１は、マルチプレクサ１５の出力が最大
変化点数レジスタ１９の出力以上のときには、レジスタ
１９及び２０に対して更新を指示する（ロードイネーブ
ル状態とする）。

【００４２】最大変化点数レジスタ１９には、マルチプ
レクサ１５の出力が入力されており、比較回路２１から
更新が指示されたときには、１３ＭＨｚクロックに同期
してマルチプレクサ１５の出力を取り込んで保持する。

【００４３】変化点クロック位相レジスタ２０には、カ
ウンタ１０のカウント値が入力されており、比較回路２
１から更新が指示されたときには、１３ＭＨｚクロック
に同期してカウンタ１０のカウント値を取り込んで保持
する。

【００４４】理想的なベースバンド信号では、立上り変
化点や立下り変化点間の間隔は１シンボル期間の整数倍
である。そのため、１シンボル期間を１３等分する１３
個のクロック位相のうち、１個のクロック位相だけがい
つもシンボルの境界の位相となる。符号が切り替わった
シンボルの境界では、立上り変化点又は立下り変化点が
生じる。すなわち、理想的な信号であれば、あるクロッ
ク位相の変化点数だけが更新されていき、他のクロック
位相の変化点数は０となり、有効な変化点数を有するク
ロック位相がベースバンド信号におけるシンボル境界の
位相を表している。

【００４５】ベースバンド信号が理想的でなくても、変
化点数が最大のクロック位相がベースバンド信号におけ
るシンボル境界の位相を表していると捉えることができ
る。

【００４６】以上のような考え方に基づき、図２に示す
ベースバンド信号サンプルクロック抽出回路４の構成が
構築されている。

【００４７】次に、図３を参照しながら、図２に示すク
ロック抽出回路４の動作を具体的に説明する。

【００４８】なお、図３に時点ｔ１で示す初期状態で
は、全てのレジスタ１１−０〜１１−１２、１９、２０
が０クリアされているものとする。また、図３（Ｄ）は
送信側でのベースバンド信号を表しており、図３（Ｅ）
は受信側でのベースバンド信号Ｓ１（図１及び図２参
照）を表しており、受信側でのベースバンド信号Ｓ１に
は雑音が混入されている。

【００４９】時点ｔ１で示す初期状態から、１３ＭＨｚ
クロックにより、カウンタ１０のカウント値が「０」に
変化すると、マルチプレクサ１３はレジスタ１１−０の
出力である変化点数（このときは０）を選択する。これ
により、マルチプレクサ１５には、今までの変化点数０
と１インクリメントされた変化点数１とが入力される。
図３（Ｅ）に示すように、このときには、ベースバンド
信号Ｓ１に変化点が生じていないので、マルチプレクサ
１５は、今までの変化点数０を選択する。

【００５０】カウンタ１０のカウント値が「０」である
ので、デコーダ１２の機能により、レジスタ１１−０が
ロードイネーブル状態になっており、レジスタ１１−０
に今までの変化点数０がそのまま再ロードされる。

【００５１】マルチプレクサ１５の出力（変化点数０）
と最大変化点数レジスタ１９の出力（最大変化点数０）
とが比較されるが、マルチプレクサ１５の出力（変化点
数０）が最大変化点数レジスタ１９の出力（最大変化点
数０）以上であるため、レジスタ１９及び２０に対する
更新処理が実行され、最大変化点数レジスタ１９の保持
値は、マルチプレクサ１５の出力（変化点数０）に更新
され、変化点クロック位相レジスタ２０の保持値は、カ
ウンタ１０のカウント値（「０」クロック位相）に更新
される。

【００５２】次の１３ＭＨｚクロックにより、カウンタ
１０のカウント値が「１」に変化すると、マルチプレク
サ１３はレジスタ１１−１の出力である変化点数（この
ときは０）を選択する。これにより、マルチプレクサ１
５には、今までの変化点数０と１インクリメントされた
変化点数１とが入力される。図３（Ｅ）に示すように、
このときには、ベースバンド信号Ｓ１に変化点が生じて
いるので、マルチプレクサ１５は、１インクリメントさ
れた変化点数１を選択する。

【００５３】カウンタ１０のカウント値が「１」である
ので、デコーダ１２の機能により、レジスタ１１−１が
ロードイネーブル状態になっており、レジスタ１１−１
に１インクリメントされた変化点数１がロードされる。

【００５４】マルチプレクサ１５の出力（変化点数１）
と最大変化点数レジスタ１９の出力（最大変化点数０）
とが比較されるが、マルチプレクサ１５の出力（変化点
数１）が最大変化点数レジスタ１９の出力（最大変化点
数０）以上であるため、レジスタ１９及び２０に対する
更新処理が実行され、最大変化点数レジスタ１９の保持
値は、マルチプレクサ１５の出力（変化点数１）に更新
され、変化点クロック位相レジスタ２０の保持値は、カ
ウンタ１０のカウント値（「１」クロック位相）に更新
される。

【００５５】以下、１３ＭＨｚクロックが生じる毎に同
様な処理が実行され、ベースバンド信号Ｓ１の立上り変
化点や立下り変化点の有無などに応じて、変化点数レジ
スタ１１−０〜１１−１２や、最大変化点数レジスタ１
９や、変化点クロック位相レジスタ２０の内容が更新さ
れる。

【００５６】ベースバンド信号Ｓ１においては、雑音に
よる立上り変化点や立下り変化点も含まれており、本来
の立上り変化点や立下り変化点のクロック位相以外のク
ロック位相に関係する変化点数などもカウントされる
が、そのような場合であっても、ある程度の時間を経る
と、本来の立上り変化点や立下り変化点のクロック位相
（図３の場合、「１」クロック位相）の変化点数が最大
となり、変化点クロック位相Ｓ２として正しい情報
（「１」クロック位相）が出力される。

【００５７】なお、図３において、丸で囲った部分内の
数値が、最大変化点数レジスタ１９の更新直後の値を示
しており、そのときのクロック位相が変化点クロック位
相レジスタ２０の格納内容（変化点クロック位相Ｓ２）
を表している。

【００５８】次に、変化点数レジスタ１１−０〜１１−
１２に保持される変化点数や最大変化点数レジスタ１９
に保持される最大変化点数の所要ビット数について考察
する。

【００５９】通常、パケットの検索には、秒単位の時間
を必要とする場合がある。例えば、１秒間検索を続ける
と仮定した場合、シンボル送信速度が１ＭＨｚであるの
で、変化点数及び最大変化点数として０から１，００
０，０００の値をとり得るようにする必要があり、２０
ビット長（２０ビットで表現できる最大値は１，０４
８，５７６であり、１，０００，０００を表現するには
２０ビットが必要）の１４個のレジスタ１１−０〜１１
−１２、１９が必要になる。

【００６０】２０ビット長のレジスタが１４個も必要で
あると、所要ゲート数が大きくなり、ハードウェア・イ
ンプリメント上の負担が重くなる。

【００６１】そのため、図２に示したように、変化点数
及び最大変化点数のビット長を６ビット程度とすること
が好ましい。

【００６２】６ビットとした場合、パケットの検索処理
に要する時間内で、６ビット長で表現可能な最大値に達
することがある。これに対する対策としては、以下の方
法を挙げることができる。最大変化点数レジスタ１９に
保持されている最大変化点数が６ビット長で表現可能な
最大値である６３に達したときには、レジスタ１１−０
〜１１−１２、１９の値を一斉に、例えば、４で割るよ
うにする（４での除算は、レジスタの構成によっては下
位側への２ビットシフトで実現することができる）。一
斉に割っているので、変化点数レジスタ１１−０〜１１
−１２に保持されている変化点数や、最大変化点数レジ
スタ１９に保持されている最大変化点数の大小関係は維
持される。

【００６３】なお、このような構成又は機能を、図２に
示した構成に追加することが好ましい。

【００６４】次に、図２に示したクロック抽出回路４を
考慮して、周波数ドリフト補正回路５の動作を説明す
る。

【００６５】周波数ドリフト補正回路５は、ベースバン
ド信号Ｓ１の立上り変化点や立下り変化点を参照しなが
ら、クロック抽出回路４（変化点クロック位相レジスタ
２０）からの変化点クロック位相Ｓ２を補正する。

【００６６】図４〜図８は、シンボル変化点と、周波数
ドリフト補正回路５によるクロック位相補正との関係を
示すタイミングチャートである。なお、図４〜図８にお
いて、サンプリングクロック位相中の”ｍ”の値は、ク
ロック抽出回路４から出力された変換点クロック位相Ｓ
２（最大変化点数のクロック位相）を示している。ま
た、ベースバンド信号Ｓ１の立上り変化点や立下り変化
点の検出構成としては、上述したクロック抽出回路４で
の検出構成（ラッチ回路１６、１７及びイクスクルーシ
ブオア回路１８）を利用しても良く、周波数ドリフト補
正回路５内部に同様な構成を設けるようにしても良い。

【００６７】図４は、ベースバンド信号Ｓ１（図４
（Ａ））が変化点クロック位相Ｓ２（図４（Ｃ））と同
期して変化している場合である。言い換えれば、ベース
バンド信号Ｓ１と受信機の内部クロックとが同期してい
る場合である。この場合、周波数ドリフト補正回路５
は、変化点クロック位相Ｓ２の補正を実行せず、補正後
の変化点クロック位相Ｓ３の値として変化点クロック位
相Ｓ２と同一の値を設定する。

【００６８】なお、図４（Ｂ）は１３ＭＨｚクロックを
示しており、図４（Ｄ）はベースバンド信号における変
化点の検出信号を表している。図４の場合、変化点の検
出信号は、”ｍ−１”のクロック位相の期間でベースバ
ンド信号Ｓ１に変化点が生じているので、”ｍ”のクロ
ック位相の期間で有意となっている。ここで、ベースバ
ンド信号Ｓ１の変化点の検出速度は、１３ＭＨｚより高
速なクロック（例えば２４ＭＨｚ）を適用して行うよう
にしても良い。

【００６９】図５は、ベースバンド信号Ｓ１の変化点が
変化点クロック位相Ｓ２の１サイクル手前で変化した場
合を示している。言い換えれば、ベースバンド信号Ｓ１
と受信機の内部クロックとのずれが−１サイクルである
ことを示している。このような現象は、例えば、ベース
バンド信号Ｓ１のシンボル周波数（送信側のクロック周
波数）が受信回路のクロック周波数よりやや高い方向に
ドリフトする場合に生ずる。

【００７０】上述したような１サイクル手前で変化した
ことは、図５（Ｄ）に示す変化点検出信号が有意となっ
たときにおける、１３ＭＨｚクロックに同期して変化す
る図５（Ｃ）に示すクロック位相情報（例えば、クロッ
ク抽出回路４のカウンタ１０の出力を利用したり、又
は、それと同様な構成により形成する）の値が、クロッ
ク抽出回路４からの変化点クロック位相Ｓ２の値より１
だけ小さいことで、周波数ドリフト補正回路５は認識す
ることができる。このような場合、周波数ドリフト補正
回路５は、補正後の変化点クロック位相Ｓ３の値を、入
力された変化点クロック位相Ｓ２の値より１だけ小さく
する。但し、入力された変化点クロック位相Ｓ２の値が
０である場合には、補正後の変化点クロック位相Ｓ３の
値を１２に設定する。また、図５（Ｃ）に示すように、
内部管理するクロック位相の値の変化系列も−１サイク
ルだけ修正する（例えば、カウンタを利用してクロック
位相情報を形成している場合には再ロード処理によ
る）。

【００７１】図６は、逆に、ベースバンド信号Ｓ１の変
化点が変化点クロック位相Ｓ２の１サイクル後で変化し
た場合を示している。言い換えれば、ベースバンド信号
Ｓ１と受信機の内部クロックとのずれが１サイクルであ
ることを示している。このような現象は、ベースバンド
信号Ｓ１のシンボル周波数（送信側のクロック周波数）
が受信回路のクロック周波数よりやや低い方向にドリフ
トする場合に生ずる。

【００７２】このような場合、周波数ドリフト補正回路
５は、補正後の変化点クロック位相Ｓ３の値を、入力さ
れた変化点クロック位相Ｓ２の値より１だけ大きくす
る。但し、入力された変化点クロック位相Ｓ２の値が１
２である場合には、補正後の変化点クロック位相Ｓ３の
値を０に設定する。また、図６（Ｃ）に示すように、内
部管理するクロック位相の値の変化系列も１サイクルだ
け修正する。

【００７３】上述した図５及び図６では、ベースバンド
信号Ｓ１と受信機の内部クロックとのずれが±１サイク
ルのずれに収まっている場合における変化点クロック位
相Ｓ２の補正を示している。このような変化点クロック
位相の補正を、図７及び図８に示すように、±２サイク
ルのずれまで拡張するようにしても良い。

【００７４】図７は、ベースバンド信号Ｓ１の変化点が
変化点クロック位相Ｓ２の２サイクル手前で変化した場
合を示している。このような場合も、周波数ドリフト補
正回路５は、補正後の変化点クロック位相Ｓ３の値を、
入力された変化点クロック位相Ｓ２の値より１だけ小さ
くする。検出位相ずれが２サイクル手前であるのに、変
化点クロック位相Ｓ２の補正を−１に留めたのは、この
変化点が雑音に起因する可能性があり、雑音に依存して
必要以上に変化点クロック位相を補正すると、シンボル
受信の途中で同期ずれが発生する可能性があるためであ
る。

【００７５】図８は、逆に、ベースバンド信号Ｓ１の変
化点が変化点クロック位相Ｓ２の２サイクル後で変化し
た場合を示している。このような場合も、図７の場合と
同様な考え方により、周波数ドリフト補正回路５は、補
正後の変化点クロック位相Ｓ３の値を、入力された変化
点クロック位相Ｓ２の値より１だけ大きくする。

【００７６】なお、「０」シンボルが連続する場合や
「１」シンボルが連続する場合などでは、シンボル期間
の境界でもベースバンド信号Ｓ１には変化点が生じな
い。変化点クロック位相Ｓ２のタイミング前後でベース
バンド信号Ｓ１に変化点が生じないときには、周波数ド
リフト補正回路５は、変化点クロック位相Ｓ２をそのま
ま補正後の変化点クロック位相Ｓ３として出力する。

【００７７】また、雑音が混入されているベースバンド
信号Ｓ１では、変化点クロック位相Ｓ２からかなりずれ
たタイミングで変化点が生じることがある。周波数ドリ
フト補正回路５は、変化点クロック位相Ｓ２から±３サ
イクル以上ずれた変化点については無視し、補正処理を
実行しない。

【００７８】補正後の変化点クロック位相Ｓ３は、ベー
スバンド信号Ｓ１を一時的に格納するためのＦＩＦＯバ
ッファ６に送られる。

【００７９】ＦＩＦＯバッファ６の長さは、許容される
周波数ドリフトの値で決定される。例えば、ブルーツー
スで最も長いパケットであるＤＨ５パケットの長さは約
３ｍｓであるが、この区間で５μｓまでの周波数ドリフ
トを許容するとすれば、ＦＩＦＯバッファ６の長さは±
５シンボルの範囲で必要となるので、ＦＩＦＯバッファ
６は１１シンボルの長さとなる。

【００８０】ここで、補正後の変化点クロック位相Ｓ３
は、シンボルの変化点位相を示している。

【００８１】シンボルが安定して変化する可能性の少な
い位相でのサンプリングを行うため（ＦＩＦＯバッファ
６へ書き込むため）、ベースバンド信号Ｓ１のサンプリ
ングは、補正後の変化点クロック位相Ｓ３から次の変化
点クロック位相Ｓ３の中間点で行う。例えば、１３ＭＨ
ｚクロックで規定される１３個のクロック位相のいずれ
かでサンプリングする場合であれば、ベースバンド信号
Ｓ１に対するサンプリングクロック位相を、 （補正後の変化点クロック位相Ｓ３＋６） モジュロ
１３ の値に設定する。ここで、補正後の変化点クロック位相
Ｓ３に６（７でも良いが）を加えているのは、次の変化
点の位相（１３クロックサイクル後）までの中間点（１
３／２≒６ｏｒ７）を求めるためである。また、「モジ
ュロ１３」にしているのは、１３個（１３種類）の位相
を「０」〜「１２」で区別しているためである。

【００８２】ベースバンド信号Ｓ１は、上述したような
クロック位相の位置でサンプリングされ、ＦＩＦＯバッ
ファ６に格納される。

【００８３】１１シンボル長のＦＩＦＯバッファ６は、
受信開始後、最初の５シンボルが格納されるのを待つ
（すなわち、ＦＩＦＯバッファ６内の書き込み／読み出
し制御回路は、書き込みのみを行い、読み出しは実行し
ない）。これは、周波数ドリフトがプラスマイナスのい
ずれの方向に生じて、ＦＩＦＯバッファ６に格納されて
いるシンボル数が増減しても、パケットの終了まではシ
ンボルの破棄が起こらないように、当初のシンボル数を
５としたためである。

【００８４】ＦＩＦＯバッファ６（その書き込み／読み
出し制御回路）は、格納したシンボルの長さが５となっ
た時点で、１ＭＨｚの内部クロックでＦＩＦＯバッファ
６から読み出しを行い、受信信号Ｓ４として同期ワード
検出回路７に出力する。

【００８５】以降、ＦＩＦＯバッファ６は、周波数ドリ
フト補正回路５からの補正後のサンプリングクロック位
相Ｓ３に基づいたクロック位相でベースバンド信号Ｓ１
を書き込み、１ＭＨｚの内部クロックに同期して読み出
しを行い、読み出した受信信号（系列）Ｓ４を同期ワー
ド検出回路７に出力する。

【００８６】同期ワード検出回路７は、入力された受信
信号（ベースバンド信号）Ｓ４に対する同期ワードの一
致判定を行う。

【００８７】図９は、第１の実施形態の同期ワード検出
回路７の詳細構成を示すブロック図である。

【００８８】図９において、同期ワード検出回路７は、
６４ビット長のシフトレジスタ２０、同期ワードレジス
タ２１、一致比較器２２、閾値レジスタ２３及び大小比
較器２４などを有する。

【００８９】ＦＩＦＯバッファ６から入力された受信信
号（ベースバンド信号）Ｓ４は、１ＭＨＺクロックに同
期して逐次シフトしながら６４ビット長のシフトレジス
タ２０にロードされ、シフトレジスタ２０の各タップ２
０−１〜２０−６３からパラレルに取り出されて一致比
較器２２に与えられる。

【００９０】この一致比較器２２には、同期ワードレジ
スタ２１に格納されている正規の同期ワードの６４ビッ
ト（６４シンボル）も与えられており、一致比較器２２
は、シフトレジスタ２０からの６４ビットと、同期ワー
ドレジスタ２１に格納されている正規の同期ワード（６
４ビット）とを、そのビット位置単位に比較し、論理値
が一致するビット数（最大６４であるので、７ビット表
記）を大小比較器２４に与える。

【００９１】大小比較器２４には、閾値レジスタ２３に
格納されている同期ワードの検出と判定するための閾値
一致ビット数も与えられており、大小比較器２４は、一
致比較器２２からの一致ビット数が、閾値レジスタ２３
からの閾値一致ビット数を超えているときに、同期ワー
ドの検出信号を有意にする。

【００９２】閾値一致ビット数は、例えば、受信電波の
状況た応じて、５０から６４程度の値に設定する。

【００９３】同期ワードが検出された以降において、Ｆ
ＩＦＯバッファ６の出力がペイロードとして適宜処理さ
れる。

【００９４】以上のように、第１の実施形態によれば、
ベースバンド信号からシンボルの変化点のクロック位相
を、ベースバンド信号の変化点の位置を複数について確
認しながら決定するため、ベースバンド信号の変化点に
同期したクロック位相を正確に決定することができ、そ
の結果、サンプリングのクロック位相の正確になり、ベ
ースバンド信号に雑音が混入されていてもシンボルの再
現を正確に行うことができる。

【００９５】また、変化点クロック位相及びベースバン
ド信号の変化点から、周波数ドリフトによるベースバン
ド信号の位相変化を検出して補正する回路を有するた
め、周波数ドリフトにも強い受信機を実現することがで
きる。

【００９６】さらに、同期ワードの検出をシンボル送信
速度で行うため、同期ワード検出回路の構成を小型化で
き、消費電力を削減することができる。

【００９７】（Ｂ）第２の実施形態 次に、本発明をブルーツース受信機に適用した第２の実
施形態を図面を参照しながら詳述する。ここで、図１０
が、この第２の実施形態に係るブルーツース受信機の要
部構成を示すブロック図であり、上述した第１の実施形
態に係る図１との同一、対応部分には、同一符号を付し
て示している。

【００９８】図１０に示すように、第２の実施形態のブ
ルーツース受信機１Ｂは、ベースバンド信号サンプルク
ロック抽出回路４、周波数ドリフト補正回路５、ＦＩＦ
Ｏバッファ６及び同期ワード検出回路７などに加え、変
化点クロック位相選択部８を有する。

【００９９】また、第２の実施形態では、同期ワード検
出回路７による同期ワードの検出情報が、クロック抽出
回路４、周波数ドリフト補正回路５及び変化点クロック
位相選択部８に与えられるようになされている。

【０１００】この第２の実施形態の場合、消費電力のよ
り一段の低減のために、同期ワード検出回路７が同期ワ
ードを検出するまでは周波数ドリフト補正回路５の動作
を停止させる。この周波数ドリフト補正回路５の動作停
止時には、クロック抽出回路４からの変化点クロック位
相Ｓ２を位相加算回路９と変化点クロック位相選択部８
とを介してＦＩＦＯバッファ６に与えて、ＦＩＦＯバッ
ファ６及び同期ワード検出回路７を動作させる。

【０１０１】ここで、位相加算回路９は、サンプルクロ
ック抽出回路４から出力された変化点クロック位相Ｓ２
の値を入力し、以下の式に従ってサンプリングクロック
位相Ｓ７を求める加算回路である。

【０１０２】 （変化点クロック位相Ｓ２＋６） モジュロ １３ そして、同期ワード検出回路７によって同期ワードを検
出されると、今度は、クロック抽出回路４の動作を停止
させ、周波数ドリフト補正回路５を起動させ、周波数ド
リフト補正回路５からの補正後の変化点クロック位相Ｓ
３を変化点クロック位相選択部８を介してＦＩＦＯバッ
ファ６に与えて、ＦＩＦＯバッファ６及び同期ワード検
出回路７を動作させる。なお、周波数ドリフト補正回路
５は、動作時においては、同期ワード検出時点でクロッ
ク抽出回路４から出力されていた変化点クロック位相Ｓ
２の値に基づいて、補正後の変化点クロック位相Ｓ３の
形成処理を行う。

【０１０３】第２の実施形態によれば、第１の実施形態
以上の低消費電力化を期待することができる。なお、ブ
ルーツース受信機は、携帯電話などに搭載されることが
多く、低消費電力化の要求は大きい。

【０１０４】（Ｃ）第３の実施形態 次に、本発明のベースバンド信号受信回路及びワード検
出回路をブルーツース受信機に適用した第３の実施形態
を図面を参照しながら詳述する。

【０１０５】図１１は、第３の実施形態に係るブルーツ
ース受信機１Ｃの要部構成を示すブロック図であり、第
１の実施形態に係る図１との同一、対応部分には、同一
符号を付して示している。

【０１０６】図１１において、第３の実施形態のブルー
ツース受信機１Ｃは、受信アンテナ２、ＲＦＩＣトラン
シーバ３、周波数ドリフト補正回路５、ＦＩＦＯバッフ
ァ６及び同期ワード検出回路（ワード検出回路）７など
を有する。

【０１０７】受信アンテナ２、ＲＦＩＣトランシーバ
３、周波数ドリフト補正回路５及びＦＩＦＯバッファ６
は、第１の実施形態のものとほぼ同様なものである。

【０１０８】第３の実施形態の同期ワード検出回路７も
同期ワードの検出機能を担うものであるが、第１の実施
形態とは異なり、周波数ドリフト補正回路５の前段に設
けられている。

【０１０９】第３の実施形態の同期ワード検出回路７
は、いわゆるスライディング相関器構成を採用している
ものである。この同期ワード検出回路７は、６４ビット
長の同期ワードが入力ベースバンド信号Ｓ１に生じたと
きに、同期ワード検出位相Ｓ５を周波数ドリフト補正回
路５に出力するものである。

【０１１０】同期ワード検出位相Ｓ５は、シンボル送信
速度より、高速なクロックで規定される位相情報であ
り、第１の実施形態における変化点クロック位相Ｓ２に
対応するものである。

【０１１１】言い換えると、第３の実施形態の同期ワー
ド検出回路７は、第１の実施形態のベースバンド信号サ
ンプルクロック抽出回路の機能と同期ワード検出回路の
機能とを兼ね備えているものである。

【０１１２】第３の実施形態の周波数ドリフト補正回路
５は、同期ワード検出回路７からの同期ワード検出位相
Ｓ５に基づいて、第１の実施形態での補正後の変化点ク
ロック位相Ｓ３を形成して出力するものである。

【０１１３】第３の実施形態のＦＩＦＯバッファ６は、
ベースバンド信号Ｓ１の書き込み、読み出しを通じたク
ロック乗せ換えを行うと共に、ペイロードＳ６の分離出
力機能を担っている。

【０１１４】図１２は、第３の実施形態の同期ワード検
出回路７の詳細構成例を示したものであり、第１の実施
形態に係る図９との同一、対応部分には同一符号を付し
て示している。

【０１１５】図１２において、第３の実施形態の同期ワ
ード検出回路７も、シフトレジスタ２０、同期ワードレ
ジスタ２１、一致比較器２２、閾値レジスタ２３及び大
小比較器２４を有すると共に、クロック位相カウンタ２
５を有する。

【０１１６】同期ワードレジスタ２１、一致比較器２
２、閾値レジスタ２３及び大小比較器２４は、第１の実
施形態の対応するものと同様なものである。

【０１１７】第３の実施形態の場合、ベースバンド信号
Ｓ１が入力されるシフトレジスタ２０は、第１の実施形
態とは異なり、８２０ビット長を有するものであり、各
レジスタ要素２０−１〜２０−８１９には１３ＭＨｚク
ロックがシフトのために入力されるようになされてい
る。

【０１１８】第１の実施形態でも説明したように、１３
ＭＨｚクロックは、シンボル送信速度１ＭＨｚの１３倍
（Ｎ倍）の周波数を有するものである。上述した８２０
個は、６４ビット長の同期ワードの最終ビットを除いた
６３ビット分については、１３ＭＨｚクロックでセット
してシフトするので、６３×１３＝８１９個必要であ
り、同期ワードの最終ビットについては、１３ＭＨｚク
ロックで最低１回取り込んでおけば同期ワード検出を実
行できるので１個で良く、その結果、シフトレジスタ２
０の段数を８２０段（レジスタ要素を８２０個）にして
いる。

【０１１９】初段のレジスタ要素２０−０と、その後、
１３個ずつ隔てたレジスタ要素２０−１３、２０−２
６、…、２０−８０６、２０−８１９との計６４個のレ
ジスタ要素の出力（タップ出力）が一致比較器２２にパ
ラレルに入力されるようになされている。

【０１２０】１３ＭＨｚクロックは、シンボル送信速度
１ＭＨｚの１３倍の周波数を有するので、理想的なベー
スバンド信号Ｓ１が入力されていると、出力が一致比較
器２２に与えられる１３個ずつずれた、計６４個のレジ
スタ要素２０−０、２０−１３、２０−２６、…、２０
−８０６、２０−８１９は、異なるシンボル期間の値を
一時蓄積しているものとなる。

【０１２１】言い換えると、６４ビット長の同期ワード
の各値を、６４個のレジスタ要素２０−０、２０−１
３、２０−２６、…、２０−８０６、２０−８１９が保
持するタイミングも生じる。１シンボル期間が１３ＭＨ
ｚクロックの１３周期に該当するので、１３ＭＨＺクロ
ックの最大１３周期で、６４個のレジスタ要素２０−
０、２０−１３、２０−２６、…、２０−８０６、２０
−８１９から同期ワード（の各値）が出力される。

【０１２２】６４個のレジスタ要素２０−０、２０−１
３、２０−２６、…、２０−８０６、２０−８１９に同
期ワードが保持されていることを検出する、同期ワード
レジスタ２１、一致比較器２２、閾値レジスタ２３及び
大小比較器２４の動作は、第１の実施形態と同様であ
る。

【０１２３】クロック位相カウンタ２５は、１３ＭＨｚ
クロックが到来する毎に、「０」〜「１２」の範囲で巡
回的にカウントアップするものであり、このカウンタ２
５のカウント値（最大値が１２であるので４ビット表
記）が、その時点でのサンプルクロック位相の種類を表
すものとなっている。

【０１２４】従って、大小比較器２４からの同期ワード
検出信号が有意となったときのクロック位相カウンタ２
５の出力を認識することにより、どのクロック位相にお
いて、同期ワードが検出されたか否かを把握することが
できる。

【０１２５】この第３の実施形態の場合、ベースバンド
信号Ｓ１に含まれる雑音の影響や周波数ドリフトの影響
を除去するために、１シンボル区間（１３のクロックサ
イクル数）のうちの所定サイクル区間以上、大小比較器
２４の同期ワード検出信号が有意となったときに、はじ
めて同期ワードが検出されたとみなす。例えば、所定サ
イクル区間として５サイクル区間を選択した場合には、
６４シンボルの同期ワード区間（６４μｓ）で（１３−
５）サイクル（約０．６μｓ）の周波数ドリフトが発生
しても同期ワードの検出が可能である。

【０１２６】なお、上記では、所定サイクル区間以上
（５サイクル以上）連続して有意なときに同期ワードが
検出されたとみなす場合を示したが、これに代え、又
は、これに加え、所定のサイクル割合の条件を盛り込む
ようにしても良い。例えば、「８サイクル中６サイク
ル」のような条件を設ければ、５サイクルは連続してい
ない場合であっても、４サイクル有意で１サイクル非有
意でその後２サイクル有意な場合にも、同期ワードが検
出されたとみなすことができる。

【０１２７】図１３は、ベースバンド信号Ｓ１に同期ワ
ードが生じた場合において、複数のサイクル区間で同期
ワードが検出されている様子を示す説明図である。

【０１２８】図１３（Ａ）における縦軸は、一致比較器
２２からの一致ビット数を示しており、閾値は、閾値レ
ジスタ２３に格納されている閾値である。図１３（Ａ）
における横軸は、クロック位相カウンタ２５のカウント
値を表している。また、図１３（Ａ）に示している範囲
は、同期ワードの最終シンボルに相当するベースバンド
信号Ｓ１の部分がシフトレジスタ２０の初段のレジスタ
要素２０−０に保持されるタイミングの前後を示してい
る。

【０１２９】１シンボル区間は、１３ＭＨｚクロックの
クロックパルスが１３個又は１２個生じる期間であり、
同期ワードの最終シンボル区間でもクロックパルスが１
３個又は１２個生じる。

【０１３０】シフトレジスタ２０の初段のレジスタ要素
２０−０が１３ＭＨｚクロックのクロックパルスに基づ
いて同期ワードの最終シンボルを最初に保持したタイミ
ングは、ベースバンド信号Ｓ１におけるシンボル間の境
界タイミングに近く、一致比較器２２に出力を与える他
のレジスタ要素２０−１３、２０−２６、…、２０−８
０６、２０−８１９も、シンボル間の境界タイミングに
近いベースバンド信号Ｓ１のレベルを保持している。シ
ンボル間の境界は、立上り変化や立下り変化があること
も多く、僅かな位相ずれによって、一致比較器２２への
６４ビットが同期ワード系列の正しい６４ビットになっ
ていないことも生じる。

【０１３１】同様に、シフトレジスタ２０の初段のレジ
スタ要素２０−０が１３ＭＨｚクロックのクロックパル
スに基づいて同期ワードの最終シンボルを最後に保持す
るタイミングも、ベースバンド信号Ｓ１におけるシンボ
ル間の境界タイミングに近く、一致比較器２２に出力を
与える他のレジスタ要素２０−１３、２０−２６、…、
２０−８０６、２０−８１９も、シンボル間の境界タイ
ミングに近いベースバンド信号Ｓ１のレベルを保持して
いる。この場合も、一致比較器２２への６４ビットが同
期ワード系列の正しい６４ビットになっていないことも
生じる。

【０１３２】すなわち、図１３でシンボル区間と記載し
ている全範囲で、ベースバンド信号Ｓ１に生じた同期ワ
ードの最終シンボルのレベルが安定している訳ではな
く、図１３（Ｂ）に示すように、１シンボル区間の前後
を多少短くした区間でレベルが安定している。同期ワー
ドの他のシンボルも同様である。

【０１３３】従って、同期ワードの最終シンボル区間に
おける、１３ＭＨｚクロックで規定される１３又は１２
のクロック位相のうち、中央部の複数のクロック位相ｍ
−３、ｍ−２、ｍ−１、ｍ、ｍ＋１、ｍ＋２のときに、
一致比較器２２の一致ビット数が、閾値レジスタ２３に
格納されている閾値を超える。

【０１３４】第３の実施形態の場合、同期ワード検出回
路７は、一致比較器２２の一致ビット数が閾値レジスタ
２３に格納されている閾値を超えている区間の中間点の
クロック位相（図１３の場合ｍ）をベースバンド信号Ｓ
１の同期ワード検出位相Ｓ５（図１１参照）として周波
数ドリフト補正回路５に与える。同期ワード検出位相Ｓ
５は、１シンボル区間のうち、どのクロック位相で同期
ワードとの一致度が最大になったかを示す位置情報であ
り、０から１２までの値をとり得る。

【０１３５】図１２では、同期ワード検出位相Ｓ５を求
める構成要素の図示は省略しているが、大小比較器２４
の出力及びクロック位相カウンタ２５の出力に基づき、
図１３を用いて説明した方法により求める。

【０１３６】また、ベースバンド信号Ｓ１のシンボルを
サンプリングする構成は、基本的には、この同期ワード
検出位相Ｓ５をベースにサンプリングを行う。

【０１３７】なお、上記同期ワード検出が完了したら、
消費電力の低減のために、同期ワード検出回路７は、次
の同期ワード検出要求が発生するまで動作を停止するこ
とが好ましい。

【０１３８】第３の実施形態の周波数ドリフト補正回路
５は、例えば、上述のようにして同期ワードの検出が完
了してから動作を開始する。周波数ドリフト補正回路５
は、入力されたベースバンド信号Ｓ１の立上り変化点及
び立下り変化点を参照しながら、同期ワード検出回路７
から出力された同期ワード検出位相Ｓ５で間接的に規定
される変化点クロック位相（第１の実施形態のＳ２参
照）を補正するものである。

【０１３９】ここで、同期ワード検出位相Ｓ５は、１シ
ンボル区間（０から１２までの１３クロック区間）のう
ち、入力されたベースバンド信号Ｓ１が最も安定してい
て、変化する可能性の少ないクロック位相（１シンボル
区間の中央）を示していると考えられる。そこで、以下
に示す式により、入力されたベースバンド信号Ｓ１の立
上り変化点又は立下り変化点の可能性が高いクロック位
相を求める。

【０１４０】 同期ワード検出位相Ｓ５＋６ モジュロ １３ なお、１シンボル区間は、１３ＭＨｚクロックの１３サ
イクルの区間に等しく、１シンボル区間の中央からはじ
までは６．５サイクル相当であるが、整数扱いしなけれ
ばならないので６サイクルを採用することとしている。
また、６サイクル分ずらした後の位相を表した値が１３
を超えても、クロック位相を表す０〜１２の範囲に置き
換えるためモジュロ処理を行っている。

【０１４１】同期ワード検出回路７により同期ワードが
検出された際には、周波数ドリフト補正回路５の出力で
ある変化点クロック位相（第１の実施形態の変化点クロ
ック位相Ｓ２に相当）は、上記の式で求めたクロック位
相に初期設定される。

【０１４２】周波数ドリフト補正回路５は、周波数ドリ
フトを考慮し、初期設定された変化点クロック位相を補
正し、補正後の変化点クロック位相Ｓ３をＦＩＦＯバッ
ファ６に出力する。

【０１４３】周波数ドリフト補正回路５が、入力された
ベースバンド信号Ｓ１の立上り変化点及び立下り変化点
を参照しながら、初期設定された変化点クロック位相を
補正し、補正後の変化点クロック位相Ｓ３を得る方法
は、第１の実施形態の周波数ドリフト補正回路５につい
て、図４〜図８を用いて説明した方法と同様であるの
で、その説明は省略する。

【０１４４】補正された変化点クロック位相Ｓ３は、ベ
ースバンド信号Ｓ１のサンプル結果を一時的に格納する
ためのＦＩＦＯバッファ６に送られる。

【０１４５】ここで、補正後の変化点クロック位相Ｓ３
は、シンボルの変化点の位相を示している。シンボルが
安定していて変化する可能性の少ない位相でのサンプル
を行うため、ベースバンド信号Ｓ１のサンプルは、補正
後の変化点クロック位相Ｓ３から、次の変化点クロック
位相Ｓ３までの中間点に設定する。１３ＭＨｚクロック
でサンプルする場合には、ベースバンド信号Ｓ１のサン
プリング位相は、例えば、以下の値に設定する。

【０１４６】補正後の変化点クロック位相Ｓ３＋７ モ
ジュロ １３ ここで、補正後の変化点クロック位相Ｓ３に７を加えて
いるのは、次の変化点の位相（１３クロックサイクル
後）までの中間点を求めるためであり、上述したシンボ
ル安定点から変化点への変換では、１３サイクルの半分
の６．５サイクルを６サイクルろみなしたので、こちら
では６．５サイクルを７サイクルと見なすこととしたた
めである。

【０１４７】ベースバンド信号Ｓ１は、上式で求められ
たクロック位相でサンプリングされ、ＦＩＦＯバッファ
６に格納される。ＦＩＦОバッファ６は、同期ワードの
検出後、ペイロード部の最初の５シンボルが格納される
のを待つ。格納したシンボルの個数が５となった時点
で、１ＭＨｚの内部クロックを用いてＦＩＦОバッファ
６から読み出した先頭シンボルの内容をペイロード信号
Ｓ６して出力する。

【０１４８】以降、周波数ドリフト補正回路５はベース
バンド信号Ｓ１に同期して変化点クロック位相Ｓ３を算
出し、ＦＩＦОバッファ６からのペイロードＳ６の出力
は１ＭＨｚの内部クロックに同期して行われる。

【０１４９】上記第３の実施形態によれば、まず、ベー
スバンド信号と同期ワードのスライディング相関を取っ
て、相関が最大値付近のサンプル位相を同期ワードの検
出位相とするようにしたので、雑音に強い同期ワードの
検出が可能である。

【０１５０】また、相関が最大値付近のサンプル位相で
ある同期ワードの検出位相を以降のペイロードのサンプ
ル位相とするため、ペイロードのサンプリングも正確に
行うことができる。

【０１５１】さらに、ペイロード受信の際、入力された
ベースバンド信号に含まれる周波数ドリフトを補正する
ため、ペイロード受信においても、周波数ドリフトにも
強い受信が可能である。

【０１５２】さらにまた、同期ワード検出回路及び周波
数ドリフト補正回路を択一的に動作させているので、消
費電力を抑えることができる。

【０１５３】（Ｄ）第４の実施形態 次に、本発明のベースバンド信号受信回路及びワード検
出回路をブルーツース受信機に適用した第４の実施形態
を図面を参照しながら詳述する。

【０１５４】第４の実施形態は、第３の実施形態と比較
すると、同期ワード検出回路７の詳細構成だけが異なっ
ている。すなわち、第３の実施形態の同期ワード検出回
路は入力されたベースバンド信号の取り込み保持及びパ
ラレル出力のための構成としてシフトレジスタを利用し
たものであるが、第４の実施形態の同期ワード検出回路
は、その構成として、ハードウェア量削減や消費電力低
減のために、ＳＲＡＭマクロを用いている。同期ワード
検出回路７の周辺の構成は、第３の実施形態と同様であ
り、上述した図１１と同一である。

【０１５５】図１４は、第４の実施形態の同期ワード検
出回路７の詳細構成を示すブロック図であり、第３の実
施形態に係る図１２との同一、対応部分には同一符号を
付して示している。なお、図１４ではクロック位相カウ
ンタ２５を省略している。また、図１４は、サンプルク
ロックとして１２ＭＨｚの周波数を使用した例である
（１２ＭＨｚクロック；第３の実施形態の１３ＭＨｚク
ロックに対応するものである）。

【０１５６】図１４において、第４の実施形態の同期ワ
ード検出回路７は、入力されたベースバンド信号Ｓ１の
各ビットを格納するための、バンク＃０からバンク＃３
までの４個のＳＲＡＭブロック（ＳＲＡＭバンク）３０
−０〜３０−３と、これらＳＲＡＭバンク３０−０〜３
０−３から読み出された６４ビットを古いものから新し
いものの並びに整列させるためのバレルシフタ３１とを
備え、バレルシフタ３１から出力された６４ビットが一
致比較器２２に入力されるようになされている。

【０１５７】各ＳＲＡＭバンク３０−０、…、３０−３
はそれぞれ、０〜１１のいずれかの値のビット位置と、
０〜１５のいずれかの値をとるワード位置で、その記憶
位置（ビット位置）が特定されるものである。

【０１５８】入力されたベースバンド信号Ｓ１は、１２
ＭＨｚクロックでサンプルされ、まずは、４つのＳＲＡ
Ｍバンク３０−０〜３０−３に順次格納される。

【０１５９】同期ワード検出処理が起動された後、格納
されるビット位置の順番は、以下の通りである。

【０１６０】ベースバンド信号Ｓ１のビット位置（１６
＊１２＊ｉ＋ｊ＋１２＊ｋ）の内容をＳＲＡＭｉ（ｊ，
ｋ）に格納する。ここで、ＳＲＡＭｉ（ｊ，ｋ）は、Ｓ
ＲＡＭバンクｉのビットｊのワードｋのビット位置を指
すものとする。但し、０≦ｉ≦３，０≦ｊ≦１１，０≦
ｋ≦１５である。なお、ベースバンド信号Ｓ１のビット
位置が７６８以上になったときは、モジュロ７６８の処
理により０〜７６７の範囲の値にしたとみなした場合の
位置に格納する。

【０１６１】具体的な格納位置は、図１４に示す通りで
ある。すなわち、ベースバンド信号Ｓ１のビット０をＳ
ＲＡＭ０（０，０）のビット位置へ格納することから開
始し、縦方向のラスタスキャン状に順次格納していき、
ベースバンド信号Ｓ１のビット７６７をＳＲＡＭ３（１
１，１５）のビット位置へ格納した後では、ベースバン
ド信号Ｓ１のビット７６８以降に対し、再び、ＳＲＡＭ
０（０，０）のビット位置からの格納に戻る。

【０１６２】なお、ＳＲＡＭとして、ビット毎の書き込
みイネーブル制御が存在しないものを適用した場合に
は、一旦、バンクｉのワードｋの内容を読み出し、ビッ
トｊの内容を、ベースバンド信号Ｓ１のサンプル結果に
置き換えてワードの内容を書き込む必要がある。このと
きには、ＳＲＡＭに対するクロック周波数としては１２
ＭＨｚの２倍の２４ＭＨｚを使用し（同期ワードの検出
に係るクロック周波数はこの場合も１２ＭＨｚ）、偶数
サイクルでＳＲＡＭからの読み出しを行い、奇数サイク
ルでＳＲＡＭへの書き込みを行うよう制御しても良い。

【０１６３】ベースバンド信号Ｓ１でのビット位置が、
バンク３のビット０のワード１５に相当する７５６に始
めて達したとき、同期ワードの一致比較処理が起動され
る。

【０１６４】なお、ベースバンド信号Ｓ１でのビット位
置が７５５までのときは、１２クロックサイクルずつ異
なるデータを、６４ビット取り出すことはできず、その
ため、同期ワードの一致比較処理を実行しない。

【０１６５】この起動時においては、バンク０からバン
ク３の全てのメモリバンク３０−０〜３０−３から、こ
れから格納しようとする記憶領域のビット位置ｊの値０
に係る６４ビットのデータ（０，１２，…，１８０，１
９２，…，３７３，３８４、…，５６４，５７６，…，
７５６）を読み出し、バンク３のビット０のワード１５
（７５６）の内容をベースバンド信号Ｓ１のサンプルビ
ットの内容に置き換えてバレルシフタ３１に出力すると
共に、バンク３のビット０のワード１５の内容を置き換
えたものに更新する。なお、ＳＲＡＭがビットイネーブ
ル制御をサポートしていない場合には、翌サイクルで更
新したバンク３の読み出しデータの内容（ビット０のワ
ード１５を意図している）をバンク３に書き込む動作を
行う。

【０１６６】バレルシフタ３１は、基本的には、メモリ
バンク３０−０〜３０−３側からの６４ビット（置き換
えられた１ビットを含む）のデータを、（１６＊ｉ＋ｋ
＋１）モジュロ６４の値をシフト量として左シフト（左
側への回転シフト）を行って一致比較器２２に出力す
る。この時点では、ｉが３で、ｋが１５であるのでシフ
ト量は０となり、バレルシフタ３１はメモリバンク３０
−０〜３０−３側からの６４ビットを左シフトすること
なく一致比較器２２に出力する。

【０１６７】ここで、１２ＭＨｚクロックは、シンボル
送信速度１ＭＨｚの１２倍の周波数を有するので、理想
的なベースバンド信号Ｓ１が入力されていると、出力が
一致比較器２２に与えられる１２個ずつずれた、計６４
ビットのデータ０、１２、…、７５６は、異なるシンボ
ル期間の値となる。

【０１６８】言い換えると、６４ビット長の同期ワード
の各値を、メモリバンク３０−０〜３０−３からの６４
ビットのデータ０、１２、…、７５６がとっているタイ
ミングも生じる。１シンボル期間が１２ＭＨｚクロック
の１２周期に該当するので、１２ＭＨＺクロックの最大
１２周期で、メモリバンク３０−０〜３０−３からの６
４ビットのデータが６４ビット長の同期ワードの各値を
とることが生じる。

【０１６９】ベースバンド信号Ｓ１でのビット位置が、
バンク３のワード１５の他のビット１〜１１に相当する
７５７〜７６７のデータが入力されたときにも、メモリ
バンク３０−０〜３０−３は、バンクでのビット位置ｊ
に係る６４ビットのデータを読み出し、バンク３のワー
ド１５の該当する１ビットのみ、ベースバンド信号Ｓ１
の値に置き換えてバレルシフタ３１に出力すると共に、
メモリバンク（３０−３）に再格納する。

【０１７０】このときも、バレルシフタ３１は、メモリ
バンク３０−０〜３０−３側からの６４ビット（置き換
えられた１ビットを含む）のデータを、（１６＊ｉ＋ｋ
＋１）モジュロ６４の値をシフト量（この場合０）とし
て左シフト（左側への回転シフト）を行って一致比較器
２２に出力する。

【０１７１】次に、ベースバンド信号Ｓ１でのビット位
置が、バンク０のワード０のビット０に相当する７６８
のデータが入力されたときを考える。

【０１７２】このときも、バンク０からバンク３の全て
のメモリバンク３０−０〜３０−３から、これから格納
しようとする記憶領域のビット位置ｊの値０に係る６４
ビットのデータ（０，１２，…，１８０，１９２，…，
３７３，３８４，…，５６４，５７６，…，７５６）を
読み出し、バンク０のビット０のワード０（ベースバン
ド信号でのビット位置０）の内容をベースバンド信号Ｓ
１のサンプルビットの内容（ベースバンド信号Ｓ１での
ビット位置７６８）に置き換えてバレルシフタ３１に出
力すると共に、バンク０のビット０のワード０の内容を
置き換えたものに更新する。

【０１７３】このときも、バレルシフタ３１は、メモリ
バンク３０−０〜３０−３側からの６４ビット（置き換
えられた１ビットを含む）のデータを、（１６＊ｉ＋ｋ
＋１）モジュロ６４の値をシフト量として左シフト（左
側への回転シフト）を行って一致比較器２２に出力す
る。この時点では、ｉが０で、ｋが０であるのでシフト
量は１となり、バレルシフタ３１はメモリバンク３０−
０〜３０−３側からの６４ビットを１ビットだけ左シフ
トして一致比較器２２に出力する。

【０１７４】この左シフト処理により、ＭＳＢの位置に
あったベースバンド信号Ｓ１でのビット位置７６８のデ
ータは、ＬＳＢの位置に移行される。これにより、６４
ビットの並びは、ＭＳＢ側から、１２，…，１８０，１
９２，…，３７３，３８４，…，５６４，５７６，…，
７５６，７６８となり、時間順序が正しいものとなって
一致比較器２２に入力される。

【０１７５】ベースバンド信号Ｓ１でのビット位置が７
６９以降のデータが入力されたときにも、上述したよう
に、ｉ，ｊ，ｋの内容を更新しながら、それら値に応じ
て動作する。

【０１７６】図１４では、明確に示していないが、メモ
リバンク（ＳＲＡＭバンク）３０−０〜３０−３に対し
て、上述したようなメモリ制御を行うメモリ制御回路が
設けられている。

【０１７７】第４の実施形態によっても、上記第３の実
施形態と同様な効果を奏することができる。

【０１７８】第４の実施形態によれば、第３の実施形態
の同期ワード検出回路で適用されたような多量のシフト
レジスタは不要であり、この代わりにＳＲＡＭマクロが
使用されているので、消費電力の一段の削減やハードウ
ェアサイズの縮小化を期待できる。

【０１７９】（Ｅ）他の実施形態 第１の実施形態のクロック抽出回路４では、変化点数に
基づき変化点クロック位相Ｓ２を決定するものを示した
が、例えば、変化点数を期間で除算して正規化したよう
な他の情報に基づいて変化点クロック位相Ｓ２を決定す
るようにしても良い。また、変化点クロック位相Ｓ２の
探索も、最大変化点数が所定個数に達したときに止める
ようにしても良い。

【０１８０】また、周波数ドリフト補正回路が省略でき
るような受信機であれば、クロック抽出回路４からの出
力を、変化点クロック位相ではなく、サンプリングする
クロック位相そのものであっても良い。

【０１８１】上記各実施形態においては、ブルーツース
におけるベースバンド信号の受信構成に本発明を適用し
たものを示したが、本発明の適用対象は、ブルーツース
受信機に限定されるものでなく、シリアルデータのベー
スバンド信号を受信する回路を含む他の受信機にも適用
することができ、その伝送路も無線に限定されるもので
はない。

【０１８２】また、周波数ドリフトが問題とならない通
信システムに本発明を適用する場合であれば、周波数ド
リフト補正回路を省略することができる。さらに、クロ
ック乗せ換えが必要でない通信システムなどでは、ＦＩ
ＦＯバッファを省略することができる。

【０１８３】第１の実施形態で説明したベースバンド信
号サンプルクロック抽出回路は、各種のシリアルデータ
の受信機のクロック抽出回路として適用することが可能
である。

【０１８４】同様に、第３や第４の実施形態で説明した
同期ワード検出回路の構成は、同期ワードの検出目的だ
けでなく、所定ワード（同期以外の用途のためのもので
も良い）を一部に含むシリアルデータの受信機に適用す
ることが可能である。

【０１８５】

【発明の効果】以上のように、本発明によれば、ベース
バンド信号（シリアル信号）のシンボルを正しく復元可
能なベースバンド信号受信回路や、そのベースバンド信
号受信回路に適用して好適な回路（サンプルクロック抽
出回路及びワード検出回路）を提供することができる。

【図面の簡単な説明】

【図１】第１の実施形態のブルーツース受信機の要部構
成を示すブロック図である。

【図２】第１の実施形態のベースバンド信号サンプルク
ロック抽出回路の詳細構成を示すブロック図である。

【図３】図２のクロック抽出回路の各部タイミングチャ
ートである。

【図４】第１の実施形態の周波数ドリフト補正回路の動
作説明に供するタイミングチャート（１）である。

【図５】第１の実施形態の周波数ドリフト補正回路の動
作説明に供するタイミングチャート（２）である。

【図６】第１の実施形態の周波数ドリフト補正回路の動
作説明に供するタイミングチャート（３）である。

【図７】第１の実施形態の周波数ドリフト補正回路の動
作説明に供するタイミングチャート（４）である。

【図８】第１の実施形態の周波数ドリフト補正回路の動
作説明に供するタイミングチャート（５）である。

【図９】第１の実施形態の同期ワード検出回路の詳細構
成を示すブロック図である。

【図１０】第２の実施形態のブルーツース受信機の要部
構成を示すブロック図である。

【図１１】第３の実施形態のブルーツース受信機の要部
構成を示すブロック図である。

【図１２】第３の実施形態の同期ワード検出回路の詳細
構成を示すブロック図である。

【図１３】第３の実施形態の同期ワード検出回路の動作
の説明図である。

【図１４】第４の実施形態の同期ワード検出回路の詳細
構成を示すブロック図である。

【符号の説明】

１、１Ｂ、１Ｃ…ブルーツース受信機、２…受信アンテ
ナ、３…ＲＦＩＣトランシーバ、４…ベースバンド信号
サンプルクロック抽出回路（クロック抽出回路）、５…
周波数ドリフト補正回路、６…ＦＩＦＯバッファ、７…
同期ワード検出回路。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力されたベースバンド信号に含まれて
   いる所定ワードを検出するワード検出回路において、 上記ベースバンド信号を、そのシンボル送信速度のＮ
   （Ｎは２以上の整数）倍のクロック周波数でサンプリン
   グしたデータを順次格納していく高速サンプリングデー
   タ記憶手段と、 この高速サンプリングデータ記憶手段に記憶されている
   データの中から、上記所定ワードのビット数に等しい数
   だけ、しかも、相前後するデータが上記クロックのＮ個
   分の時間差を有するように取り出すデータ取出手段と、 取り出されたデータの各ビットと、上記所定ワードの各
   ビットとの一致不一致を検出する一致不一致比較手段
   と、 この一致不一致比較手段の比較結果に基づいて、所定ワ
   ードが検出されたか否かと、上記Ｎ種類のクロック位相
   の中から、所定ワード検出時の検出位相とを決定するワ
   ード検出手段とを備え、 上記一致不一致比較手段は、上記所定ワードと取り出さ
   れたデータとの一致ビット数が閾値より大きいか否かを
   判定するものであり、 上記ワード検出手段は、閾値より大きいクロック位相が
   所定数のサイクル以上連続したときに、所定ワードが検
   出されたと決定し、そのサイクルの中間位相を検出位相
   と決定するものである ことを特徴とするワード検出回
   路。
2. 【請求項２】 入力されたベースバンド信号のシンボル
   送信速度のＮ（Ｎは２以上の整数）倍の周波数を有する
   Ｎ種類のクロック位相のうち、与えられたクロック位相
   で上記ベースバンド信号をサンプリングするサンプリン
   グ手段と、 上記ベースバンド信号に含まれている同期ワードを検出
   する同期ワード検出回路とを備え、 上記同期ワード検出回路として、請求項１に記載のワー
   ド検出回路を適用し、上記同期ワード検出回路の検出位
   相の情報を、上記サンプリング手段のクロック位相に反
   映させることを特徴とするベースバンド信号受信回路。
3. 【請求項３】 上記同期ワード検出回路と上記サンプリ
   ング手段との間に介在し、上記同期ワード検出回路によ
   る位相情報を、上記ベースバンド信号に混入している周
   波数ドリフトに基づいて補正して上記サンプリング手段
   に与える周波数ドリフト補正手段を有することを特徴と
   する請求項２に記載のベースバンド信号受信回路。
4. 【請求項４】 上記サンプリング手段が、上記ベースバ
   ンド信号から求められたクロック位相でサンプリングし
   て保持すると共に、上記ベースバンド信号とは独立に形
   成されたクロック信号で読み出しを行うＦＩＦＯバッフ
   ァであることを特徴とする請求項２又は３に記載のベー
   スバンド信号受信回路。