JPH05136780A - 最適シンボル位相検出回路 - Google Patents
最適シンボル位相検出回路Info
- Publication number
- JPH05136780A JPH05136780A JP3322325A JP32232591A JPH05136780A JP H05136780 A JPH05136780 A JP H05136780A JP 3322325 A JP3322325 A JP 3322325A JP 32232591 A JP32232591 A JP 32232591A JP H05136780 A JPH05136780 A JP H05136780A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- circuit
- sampling
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】複数個のフレームを１サイクルとする伝送デー
タを受信してフレーム同期をとるための同期クロックを
検出するシンボル位相検出回路の高速化と消費電力の低
減及び回路の経済化を図る。 【構成】受信信号のサンプリングをシンボルレートクロ
ックで行い（１３）、サンプリング出力を従来の１／Ｎ
の処理速度で相関値を求めて（１４）位相制御回路１５
に与え、位相制御回路１５からのサンプリング位相設定
信号によりサンプリング位相を１フレーム長受信する毎
に（３６０／Ｎ）度ずつずらせたサンプリングクロック
をサンプリング回路１３に与えることにより最適なシン
ボル位相を判定すると同時にフレーム同期クロックを得
るように構成した。
タを受信してフレーム同期をとるための同期クロックを
検出するシンボル位相検出回路の高速化と消費電力の低
減及び回路の経済化を図る。 【構成】受信信号のサンプリングをシンボルレートクロ
ックで行い（１３）、サンプリング出力を従来の１／Ｎ
の処理速度で相関値を求めて（１４）位相制御回路１５
に与え、位相制御回路１５からのサンプリング位相設定
信号によりサンプリング位相を１フレーム長受信する毎
に（３６０／Ｎ）度ずつずらせたサンプリングクロック
をサンプリング回路１３に与えることにより最適なシン
ボル位相を判定すると同時にフレーム同期クロックを得
るように構成した。
Description
【０００１】
【産業上の利用分野】本発明は複数個のフレームで構成
される伝送データを線形歪を有する伝送路を介して受信
する場合に供せられるシンボル位相検出回路に関するも
のである。
される伝送データを線形歪を有する伝送路を介して受信
する場合に供せられるシンボル位相検出回路に関するも
のである。
【０００２】
【従来の技術】ＴＤＭＡ（Time Division Multiple Acc
ess ）方式などの周期性を有するバースト信号を受信し
て自局のフレーム同期パターンを検出しフレーム同期タ
イミングを得る場合、移動体通信などでは受信信号が多
重波伝送路による線形歪の影響を受けてレベル変動や位
相歪を伴う。そのため、最適なシンボルタイミング（ア
イパターンの一番開いている位相で、最も符号誤りが少
ないタイミング）が一定とは限らない。シンボル位相検
出回路は、その最適なシンボルタイミング位相を検出し
安定した同期クロックを得ることを目的とする回路構成
が用いられる。さて、上記シンボル位相検出回路とし
て、従来は受信信号１シンボルあたりＮ回サンプリング
し、順次フレーム同期パターンとの相関をとり、その相
関値が最大となるタイミングを検出し、最適なシンボル
位相を検出しフレーム同期をとる回路がある。
ess ）方式などの周期性を有するバースト信号を受信し
て自局のフレーム同期パターンを検出しフレーム同期タ
イミングを得る場合、移動体通信などでは受信信号が多
重波伝送路による線形歪の影響を受けてレベル変動や位
相歪を伴う。そのため、最適なシンボルタイミング（ア
イパターンの一番開いている位相で、最も符号誤りが少
ないタイミング）が一定とは限らない。シンボル位相検
出回路は、その最適なシンボルタイミング位相を検出し
安定した同期クロックを得ることを目的とする回路構成
が用いられる。さて、上記シンボル位相検出回路とし
て、従来は受信信号１シンボルあたりＮ回サンプリング
し、順次フレーム同期パターンとの相関をとり、その相
関値が最大となるタイミングを検出し、最適なシンボル
位相を検出しフレーム同期をとる回路がある。
【０００３】図２は従来のシンボル位相検出を用いたフ
レーム同期回路の一構成例図である。図２において、２
１はＮ倍クロック抽出回路で、受信信号からシンボルレ
ートクロックを抽出し、そのクロックに同期したＮ倍ク
ロックを生成し外部へ供給する。この回路は受信信号を
全波整流し、しきい値判定して得られるシンボルレート
クロックにＰＬＬ同期を施すような回路で構成される。
２２は可変位相１／Ｎ分周回路で、外部から与えられる
同期クロック位相設定信号に対応したシンボル位相の同
期クロックを外部に出力する。この回路は、前記Ｎ倍ク
ロック抽出回路２１からのＮ倍オーバーサンプリングク
ロックを入力とするカウンタおよびセレクタなどで構成
される。２３はサンプリング回路で、前記Ｎ倍クロック
抽出回路２１からのＮ倍オーバーサンプリングクロック
で受信信号をサンプリングし、受信信号サンプルとして
順次出力する。これはクロックなどのトリガ入力に同期
してＡ／Ｄ変換を行なう回路などで構成される。
レーム同期回路の一構成例図である。図２において、２
１はＮ倍クロック抽出回路で、受信信号からシンボルレ
ートクロックを抽出し、そのクロックに同期したＮ倍ク
ロックを生成し外部へ供給する。この回路は受信信号を
全波整流し、しきい値判定して得られるシンボルレート
クロックにＰＬＬ同期を施すような回路で構成される。
２２は可変位相１／Ｎ分周回路で、外部から与えられる
同期クロック位相設定信号に対応したシンボル位相の同
期クロックを外部に出力する。この回路は、前記Ｎ倍ク
ロック抽出回路２１からのＮ倍オーバーサンプリングク
ロックを入力とするカウンタおよびセレクタなどで構成
される。２３はサンプリング回路で、前記Ｎ倍クロック
抽出回路２１からのＮ倍オーバーサンプリングクロック
で受信信号をサンプリングし、受信信号サンプルとして
順次出力する。これはクロックなどのトリガ入力に同期
してＡ／Ｄ変換を行なう回路などで構成される。
【０００４】２４は相関回路で、前記受信信号サンプル
と予め設定されるフレーム同期パターンとの相関値Ｃを
演算して出力する。２５は位相制御回路で、前記相関回
路２４から順次出力される相関値Ｃと過去の一定時間中
最大の相関値と順次比較され、当該フレームにおける最
も高い相関値ＣＭＡＸが求められる。そしてそのＣＭＡ
Ｘを与える時点に対応するＮ倍オーバーサンプリングク
ロックの位相を最適シンボル位相と判定し、該位相と同
一の同期クロック位相設定信号を前記可変位相１／Ｎ分
周回路に与える。以上の構成において、まず受信信号は
Ｎ倍クロック抽出回路２１とサンプリング回路２３とに
入力される。Ｎ倍クロック抽出回路２１は受信信号から
シンボルレートクロックを抽出し、そのクロックにＰＬ
Ｌ同期するとともにシンボルレートのＮ倍オーバーサン
プリングクロックを生成する。生成されたＮ倍オーバー
サンプリングクロックはサンプリング回路２３、相関回
路２４、可変位相１／Ｎ分周回路２２へ出力される。さ
て、サンプリング回路２３に入力された受信信号は、Ｎ
倍オーバーサンプリングクロックに同期して受信信号を
サンプリングし、順次受信信号サンプルを相関回路２４
に出力する。前記受信信号サンプルは相関回路２４にお
いて予め設定されたフレーム同期パターンと積和演算が
行なわれ相関値Ｃとして位相制御回路２５に出力され
る。このときの相関値Ｃの変化例を図３に示す。
と予め設定されるフレーム同期パターンとの相関値Ｃを
演算して出力する。２５は位相制御回路で、前記相関回
路２４から順次出力される相関値Ｃと過去の一定時間中
最大の相関値と順次比較され、当該フレームにおける最
も高い相関値ＣＭＡＸが求められる。そしてそのＣＭＡ
Ｘを与える時点に対応するＮ倍オーバーサンプリングク
ロックの位相を最適シンボル位相と判定し、該位相と同
一の同期クロック位相設定信号を前記可変位相１／Ｎ分
周回路に与える。以上の構成において、まず受信信号は
Ｎ倍クロック抽出回路２１とサンプリング回路２３とに
入力される。Ｎ倍クロック抽出回路２１は受信信号から
シンボルレートクロックを抽出し、そのクロックにＰＬ
Ｌ同期するとともにシンボルレートのＮ倍オーバーサン
プリングクロックを生成する。生成されたＮ倍オーバー
サンプリングクロックはサンプリング回路２３、相関回
路２４、可変位相１／Ｎ分周回路２２へ出力される。さ
て、サンプリング回路２３に入力された受信信号は、Ｎ
倍オーバーサンプリングクロックに同期して受信信号を
サンプリングし、順次受信信号サンプルを相関回路２４
に出力する。前記受信信号サンプルは相関回路２４にお
いて予め設定されたフレーム同期パターンと積和演算が
行なわれ相関値Ｃとして位相制御回路２５に出力され
る。このときの相関値Ｃの変化例を図３に示す。
【０００５】ここで図３の簡単な説明を行なう。まず、
図３（Ａ）は当該フレームとそのフレーム同期パターン
の構成を示している。図３（Ｂ）は図３（Ａ）内フレー
ム同期パターンの拡大図で、その各シンボルにおいてＮ
倍オーバーサンプルを行なっている様子を示している。
図３（Ｃ）はそのＮ倍オーバーサンプルに対応して出力
される相関値Ｃの変化の様子を示しており、フレーム同
期パターン最終シンボルのアイ開口部に相当するサンプ
リング点で相関値のピークが出現する。
図３（Ａ）は当該フレームとそのフレーム同期パターン
の構成を示している。図３（Ｂ）は図３（Ａ）内フレー
ム同期パターンの拡大図で、その各シンボルにおいてＮ
倍オーバーサンプルを行なっている様子を示している。
図３（Ｃ）はそのＮ倍オーバーサンプルに対応して出力
される相関値Ｃの変化の様子を示しており、フレーム同
期パターン最終シンボルのアイ開口部に相当するサンプ
リング点で相関値のピークが出現する。
【０００６】図２に戻って、位相制御回路２５は前記相
関値Ｃと過去最大の相関値の比較を順次行い当該フレー
ムにおける最も高い相関値ＣＭＡＸ（図３における相関
値のピーク点）を求め、そのＣＭＡＸに対応するオーバ
ーサンプリングクロックの位相を最適シンボル位相を与
える同期クロックとし前記可変位相１／Ｎ分周回路２２
に同期クロック位相設定信号を与える。前記可変位相１
／Ｎ分周回路２２では、その位相設定信号に従い外部に
同期クロックを出力する。
関値Ｃと過去最大の相関値の比較を順次行い当該フレー
ムにおける最も高い相関値ＣＭＡＸ（図３における相関
値のピーク点）を求め、そのＣＭＡＸに対応するオーバ
ーサンプリングクロックの位相を最適シンボル位相を与
える同期クロックとし前記可変位相１／Ｎ分周回路２２
に同期クロック位相設定信号を与える。前記可変位相１
／Ｎ分周回路２２では、その位相設定信号に従い外部に
同期クロックを出力する。
【０００７】
【発明が解決しようとする課題】しかし上記従来の方法
においては、１シンボル間にＮ倍オーバーサンプリング
を行うため相関値Ｃの計算及び位相制御などの処理量が
多くなる。また、伝送シンボルレートが大きい場合、演
算速度及び各種の処理速度も必然的に高くなり、消費電
力が増加したり処理の高速化が困難になるなどの問題が
生じる。本発明は前記従来の方法における消費電力及び
回路上の問題を取り除き、データ伝送の高速化に対応で
きるシンボル位相検出回路を提供することを目的とす
る。
においては、１シンボル間にＮ倍オーバーサンプリング
を行うため相関値Ｃの計算及び位相制御などの処理量が
多くなる。また、伝送シンボルレートが大きい場合、演
算速度及び各種の処理速度も必然的に高くなり、消費電
力が増加したり処理の高速化が困難になるなどの問題が
生じる。本発明は前記従来の方法における消費電力及び
回路上の問題を取り除き、データ伝送の高速化に対応で
きるシンボル位相検出回路を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の最適シンボル位
相検出回路は、受信信号よりシンボルレートクロックを
抽出し該クロックに同期し該クロックのＮ倍の周波数を
有するＮ倍クロックを生成して出力するＮ倍クロック抽
出回路と、外部から与えられるサンプリングクロック位
相設定信号及び同期クロック位相設定信号に従って前記
Ｎ倍クロックをそれぞれ１／Ｎ分周し、前記シンボルレ
ートクロックに対し（３６０／Ｎ）度の任意の整数倍の
位相差を有する二つの分周出力を生成し、サンプリング
クロック及び同期クロックとしてそれぞれ出力する可変
位相１／Ｎ分周回路と、前記サンプリングクロックで前
記受信信号をサンプリングし受信信号サンプルとして順
次出力するサンプリング回路と、前記受信信号サンプル
と予め設定されるフレーム同期パターンとの相関値を計
算し相関値Ｃとして出力する相関回路と、前記サンプリ
ング回路にて１フレーム分の受信信号サンプルが得られ
る毎に、前記サンプリングクロック位相設定信号を用い
て前記可変位相１／Ｎ分周回路から出力されるサンプリ
ングクロックの位相を（３６０／Ｎ）度ずつ変化させ、
その度に前記相関回路から出力される相関値Ｃの最大値
ＣＭＡＸｉ（ｉは当該のフレーム番号ｉ＝１〜Ｎ）を判
定し該判定値に対応するサンプリングクロックの位相を
記憶し、Ｎフレーム長受信した時得られるＮ個のＣＭＡ
Ｘｉ（ｉ＝１〜Ｎ）中最大の相関値に対応するサンプリ
ングクロックの位相を記憶値から求め、該位相と一致す
る同期クロック位相設定信号を前記可変位相１／Ｎ分周
回路に与えることにより、前記ＣＭＡＸｉの最大値に対
応するサンプリングクロックの位相と同一の位相を有す
る同期クロックを前記可変位相１／Ｎ分周回路から出力
させるように制御する位相制御回路とを備えたことを特
徴とするものである。
相検出回路は、受信信号よりシンボルレートクロックを
抽出し該クロックに同期し該クロックのＮ倍の周波数を
有するＮ倍クロックを生成して出力するＮ倍クロック抽
出回路と、外部から与えられるサンプリングクロック位
相設定信号及び同期クロック位相設定信号に従って前記
Ｎ倍クロックをそれぞれ１／Ｎ分周し、前記シンボルレ
ートクロックに対し（３６０／Ｎ）度の任意の整数倍の
位相差を有する二つの分周出力を生成し、サンプリング
クロック及び同期クロックとしてそれぞれ出力する可変
位相１／Ｎ分周回路と、前記サンプリングクロックで前
記受信信号をサンプリングし受信信号サンプルとして順
次出力するサンプリング回路と、前記受信信号サンプル
と予め設定されるフレーム同期パターンとの相関値を計
算し相関値Ｃとして出力する相関回路と、前記サンプリ
ング回路にて１フレーム分の受信信号サンプルが得られ
る毎に、前記サンプリングクロック位相設定信号を用い
て前記可変位相１／Ｎ分周回路から出力されるサンプリ
ングクロックの位相を（３６０／Ｎ）度ずつ変化させ、
その度に前記相関回路から出力される相関値Ｃの最大値
ＣＭＡＸｉ（ｉは当該のフレーム番号ｉ＝１〜Ｎ）を判
定し該判定値に対応するサンプリングクロックの位相を
記憶し、Ｎフレーム長受信した時得られるＮ個のＣＭＡ
Ｘｉ（ｉ＝１〜Ｎ）中最大の相関値に対応するサンプリ
ングクロックの位相を記憶値から求め、該位相と一致す
る同期クロック位相設定信号を前記可変位相１／Ｎ分周
回路に与えることにより、前記ＣＭＡＸｉの最大値に対
応するサンプリングクロックの位相と同一の位相を有す
る同期クロックを前記可変位相１／Ｎ分周回路から出力
させるように制御する位相制御回路とを備えたことを特
徴とするものである。
【０００９】
【実施例】（構成）図１は本発明によるフレーム同期回
路の一構成例図である。本発明によるフレーム同期回路
では、受信信号のサンプリングをシンボルレートで行
い、そのサンプリング位相を従来の１フレーム長受信す
るごとに（３６０／Ｎ）度ずつずらせていくことにより
最適なシンボル位相を判定し最適の同期クロックの位相
を得ることを特徴としている。
路の一構成例図である。本発明によるフレーム同期回路
では、受信信号のサンプリングをシンボルレートで行
い、そのサンプリング位相を従来の１フレーム長受信す
るごとに（３６０／Ｎ）度ずつずらせていくことにより
最適なシンボル位相を判定し最適の同期クロックの位相
を得ることを特徴としている。
【００１０】まず図１において、１１はＮ倍クロック抽
出回路で、受信信号よりシンボルレートクロックを抽出
しそのクロックに同期したＮ倍クロックを生成し外部へ
供給する。１２は可変位相１／Ｎ分周回路で、外部から
与えられるサンプリング位相設定信号及び同期クロック
位相設定信号に従い前記Ｎ倍クロックを１／Ｎ分周し、
シンボルレートクロックに対し（３６０／Ｎ）度の任意
の整数倍の位相差を有する二つの分周出力を生成しそれ
ぞれサンプリングクロック及び同期クロックとして外部
に出力する。１３はサンプリング回路で、前記サンプリ
ングクロックで受信信号をサンプリングし受信信号サン
プルとして順次出力する。１４は相関回路で、前記受信
信号サンプルと、予め設定されるフレーム同期パターン
との相関値を計算し外部へ相関値Ｃとして出力する。１
５は位相制御回路で、前記サンプリング回路にて１フレ
ーム分の受信信号サンプルが得られる毎に、前記サンプ
リングクロック位相設定信号を用いて前記可変位相１／
Ｎ分周器から出力されるサンプリングクロックの位相を
（３６０／Ｎ）度ずつ変化させ、その度に前記相関回路
１４から出力される相関値Ｃの最大値ＣＭＡＸｉ（ｉは
当該のフレーム番号ｉ＝１〜Ｎ）を判定し該判定値に対
応するサンプリングクロックの位相を記憶し、Ｎフレー
ム長受信した時得られるＮ個のＣＭＡＸｉ（ｉ＝１〜
Ｎ）中最大の相関値に対応するサンプリングクロックの
位相を記憶値から求め、該位相と一致する同期クロック
位相設定信号を前記可変位相１／Ｎ分周回路に与えるこ
とにより、前記ＣＭＡＸｉの最大値に対応するサンプリ
ングクロックの位相と同一の位相を有する同期クロック
を出力させるように制御する。この部位はＣＰＵなどで
構成することができ回路の簡単化が図れる。
出回路で、受信信号よりシンボルレートクロックを抽出
しそのクロックに同期したＮ倍クロックを生成し外部へ
供給する。１２は可変位相１／Ｎ分周回路で、外部から
与えられるサンプリング位相設定信号及び同期クロック
位相設定信号に従い前記Ｎ倍クロックを１／Ｎ分周し、
シンボルレートクロックに対し（３６０／Ｎ）度の任意
の整数倍の位相差を有する二つの分周出力を生成しそれ
ぞれサンプリングクロック及び同期クロックとして外部
に出力する。１３はサンプリング回路で、前記サンプリ
ングクロックで受信信号をサンプリングし受信信号サン
プルとして順次出力する。１４は相関回路で、前記受信
信号サンプルと、予め設定されるフレーム同期パターン
との相関値を計算し外部へ相関値Ｃとして出力する。１
５は位相制御回路で、前記サンプリング回路にて１フレ
ーム分の受信信号サンプルが得られる毎に、前記サンプ
リングクロック位相設定信号を用いて前記可変位相１／
Ｎ分周器から出力されるサンプリングクロックの位相を
（３６０／Ｎ）度ずつ変化させ、その度に前記相関回路
１４から出力される相関値Ｃの最大値ＣＭＡＸｉ（ｉは
当該のフレーム番号ｉ＝１〜Ｎ）を判定し該判定値に対
応するサンプリングクロックの位相を記憶し、Ｎフレー
ム長受信した時得られるＮ個のＣＭＡＸｉ（ｉ＝１〜
Ｎ）中最大の相関値に対応するサンプリングクロックの
位相を記憶値から求め、該位相と一致する同期クロック
位相設定信号を前記可変位相１／Ｎ分周回路に与えるこ
とにより、前記ＣＭＡＸｉの最大値に対応するサンプリ
ングクロックの位相と同一の位相を有する同期クロック
を出力させるように制御する。この部位はＣＰＵなどで
構成することができ回路の簡単化が図れる。
【００１１】
【作用】まず受信信号はＮ倍クロック抽出回路１１とサ
ンプリング回路１３とに入力される。従来方式と異なり
クロック抽出回路１１はＮ倍クロックを生成し、可変位
相１／Ｎ分周回路１２にのみ供給される。可変位相１／
Ｎ分周回路１２では供給されるＮ倍クロックよりシンボ
ルレートと同一周波数のサンプリングクロックを生成し
てサンプリング回路１３と相関回路１４とに供給すると
ともに求める同期クロックを出力する。ただしフレーム
同期動作開始当初は最適なシンボル位相になっておらず
フレーム同期引込みに順じてシンボル位相が最適化され
ていく。この最適化の方法が本発明の特徴となってい
る。
ンプリング回路１３とに入力される。従来方式と異なり
クロック抽出回路１１はＮ倍クロックを生成し、可変位
相１／Ｎ分周回路１２にのみ供給される。可変位相１／
Ｎ分周回路１２では供給されるＮ倍クロックよりシンボ
ルレートと同一周波数のサンプリングクロックを生成し
てサンプリング回路１３と相関回路１４とに供給すると
ともに求める同期クロックを出力する。ただしフレーム
同期動作開始当初は最適なシンボル位相になっておらず
フレーム同期引込みに順じてシンボル位相が最適化され
ていく。この最適化の方法が本発明の特徴となってい
る。
【００１２】まずサンプリングクロックに同期してサン
プリング回路１３が受信信号をサンプリングし順次受信
信号サンプルを相関回路１４に出力する。相関回路１４
内では、従来回路と同様予め設定されたフレーム同期パ
ターンとの積和演算が行われて相関値Ｃが求められ位相
制御回路１５に供給される。ここで本発明の重要な特徴
は、ここまでの処理速度が従来方式と比較して１／Ｎに
遅くなっているという点である。位相制御回路１５で
は、上記相関値Ｃが過去１フレーム長受信における最大
の相関値ＣＭＡＸと順次比較され当該フレームにおける
最も高い相関値ＣＭＡＸｉが求められる。そしてＣＭＡ
Ｘｉに対応するサンプリングクロックの位相を逐次記憶
する。そして１フレーム長受信するごとに位相制御回路
１５から可変位相１／Ｎ分周回路１２にサンプリング位
相設定信号を送り、前回受信したフレームのシンボル位
相に対し（３６０／Ｎ）度位相がずれたサンプリングク
ロックがサンプリング回路１３と相関回路１４とに供給
されるよう制御を行う。
プリング回路１３が受信信号をサンプリングし順次受信
信号サンプルを相関回路１４に出力する。相関回路１４
内では、従来回路と同様予め設定されたフレーム同期パ
ターンとの積和演算が行われて相関値Ｃが求められ位相
制御回路１５に供給される。ここで本発明の重要な特徴
は、ここまでの処理速度が従来方式と比較して１／Ｎに
遅くなっているという点である。位相制御回路１５で
は、上記相関値Ｃが過去１フレーム長受信における最大
の相関値ＣＭＡＸと順次比較され当該フレームにおける
最も高い相関値ＣＭＡＸｉが求められる。そしてＣＭＡ
Ｘｉに対応するサンプリングクロックの位相を逐次記憶
する。そして１フレーム長受信するごとに位相制御回路
１５から可変位相１／Ｎ分周回路１２にサンプリング位
相設定信号を送り、前回受信したフレームのシンボル位
相に対し（３６０／Ｎ）度位相がずれたサンプリングク
ロックがサンプリング回路１３と相関回路１４とに供給
されるよう制御を行う。
【００１３】以下同様の動作をＮフレーム繰り返し行
い、それぞれの最大相関値ＣＭＡＸｉ（ｉ＝１〜Ｎ）を
得ることができる。以上の動作を図４を用いて簡単に説
明する。図４（Ａ）は上記相関値の時間的変化例を示す
タイムチャートであってフレームの構成とその時間的経
過が示してある。図の斜線部は周期的に観測するフレー
ム内の同期パターンを示している。また、図４（Ｂ）は
その時の相関値の変化の様子を示している。さらに図４
（Ｃ）は各サンプリングクロックの位相を１フレームご
と（３６０／Ｎ）度ずつ切替えるタイミングを示してい
る。図４（Ａ），図４（Ｂ），図４（Ｃ）より、それぞ
れの観測フレームにおけるフレーム同期パターン最終シ
ンボル位置での最大相関値が変化していき、あるフレー
ム（図４（Ｂ）の中心部）においてピーク値をとる様子
が分かる。図１に戻って、位相制御回路１５は前記最大
相関値ＣＭＡＸｉの中からさらに一番相関値の大きいも
の（図４中ＣＭＡＸｉのピーク値）を求め、これに対応
するサンプリングクロックの位相を最適なシンボル位相
を与える同期クロックとして採用し、前記可変位相１／
Ｎ分周回路１２に同期クロック位相設定信号を出力す
る。前記可変位相１／Ｎ分周回路１２では、その同期ク
ロック位相設定信号に従い外部に最適なシンボル位相の
同期クロックを出力する。
い、それぞれの最大相関値ＣＭＡＸｉ（ｉ＝１〜Ｎ）を
得ることができる。以上の動作を図４を用いて簡単に説
明する。図４（Ａ）は上記相関値の時間的変化例を示す
タイムチャートであってフレームの構成とその時間的経
過が示してある。図の斜線部は周期的に観測するフレー
ム内の同期パターンを示している。また、図４（Ｂ）は
その時の相関値の変化の様子を示している。さらに図４
（Ｃ）は各サンプリングクロックの位相を１フレームご
と（３６０／Ｎ）度ずつ切替えるタイミングを示してい
る。図４（Ａ），図４（Ｂ），図４（Ｃ）より、それぞ
れの観測フレームにおけるフレーム同期パターン最終シ
ンボル位置での最大相関値が変化していき、あるフレー
ム（図４（Ｂ）の中心部）においてピーク値をとる様子
が分かる。図１に戻って、位相制御回路１５は前記最大
相関値ＣＭＡＸｉの中からさらに一番相関値の大きいも
の（図４中ＣＭＡＸｉのピーク値）を求め、これに対応
するサンプリングクロックの位相を最適なシンボル位相
を与える同期クロックとして採用し、前記可変位相１／
Ｎ分周回路１２に同期クロック位相設定信号を出力す
る。前記可変位相１／Ｎ分周回路１２では、その同期ク
ロック位相設定信号に従い外部に最適なシンボル位相の
同期クロックを出力する。
【００１４】
【発明の効果】以上詳細に説明したように、本発明によ
ればフレーム同期における相関演算の速度が従来の１／
Ｎになるので、消費電力の増大や処理高速化の制約の問
題を緩和することができる。
ればフレーム同期における相関演算の速度が従来の１／
Ｎになるので、消費電力の増大や処理高速化の制約の問
題を緩和することができる。
【図１】本発明のフレーム同期回路の一構成例図であ
る。
る。
【図２】従来のフレーム同期回路の一構成例図である。
【図３】従来の番号の相関値Ｃの変化を示すタイムチャ
ートである。
ートである。
【図４】本発明の場合の相関値Ｃの変化を示すタイムチ
ャートである。
ャートである。
１１，２１ Ｎ倍クロック抽出回路 １２，２２ 可変位相１／Ｎ分周回路 １３，２３ サンプリング回路 １４，２４ 相関回路 １５，２５ 位相制御回路
Claims (1)
- 【請求項１】 受信信号よりシンボルレートクロックを
抽出し該クロックに同期し該クロックのＮ倍の周波数を
有するＮ倍クロックを生成して出力するＮ倍クロック抽
出回路と、 外部から与えられるサンプリングクロック位相設定信号
及び同期クロック位相設定信号に従って前記Ｎ倍クロッ
クをそれぞれ１／Ｎ分周し、前記シンボルレートクロッ
クに対し（３６０／Ｎ）度の任意の整数倍の位相差を有
する二つの分周出力を生成し、サンプリングクロック及
び同期クロックとしてそれぞれ出力する可変位相１／Ｎ
分周回路と、 前記サンプリングクロックで前記受信信号をサンプリン
グし受信信号サンプルとして順次出力するサンプリング
回路と、 前記受信信号サンプルと予め設定されるフレーム同期パ
ターンとの相関値を計算し相関値Ｃとして出力する相関
回路と、 前記サンプリング回路にて１フレーム分の受信信号サン
プルが得られる毎に、前記サンプリングクロック位相設
定信号を用いて前記可変位相１／Ｎ分周回路から出力さ
れるサンプリングクロックの位相を（３６０／Ｎ）度ず
つ変化させ、その度に前記相関回路から出力される相関
値Ｃの最大値ＣＭＡＸｉ（ｉは当該のフレーム番号ｉ＝
１〜Ｎ）を判定し該判定値に対応するサンプリングクロ
ックの位相を記憶し、Ｎフレーム長受信した時得られる
Ｎ個のＣＭＡＸｉ（ｉ＝１〜Ｎ）中最大の相関値に対応
するサンプリングクロックの位相を記憶値から求め、該
位相と一致する同期クロック位相設定信号を前記可変位
相１／Ｎ分周回路に与えることにより、前記ＣＭＡＸｉ
の最大値に対応するサンプリングクロックの位相と同一
の位相を有する同期クロックを前記可変位相１／Ｎ分周
回路から出力させるように制御する位相制御回路とを備
えた最適シンボル位相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322325A JPH05136780A (ja) | 1991-11-12 | 1991-11-12 | 最適シンボル位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322325A JPH05136780A (ja) | 1991-11-12 | 1991-11-12 | 最適シンボル位相検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136780A true JPH05136780A (ja) | 1993-06-01 |
Family
ID=18142382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322325A Pending JPH05136780A (ja) | 1991-11-12 | 1991-11-12 | 最適シンボル位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136780A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758730A (ja) * | 1993-06-30 | 1995-03-03 | Mitsubishi Electric Corp | 同期検出回路 |
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| US6748206B1 (en) | 1998-06-23 | 2004-06-08 | Nec Corporation | Low-power-consumption radio receiver |
| US7151812B2 (en) | 2002-05-10 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Sample clock extracting circuit and baseband signal receiving circuit |
| CN114422062A (zh) * | 2021-11-30 | 2022-04-29 | 中国电子科技集团公司第五十三研究所 | 一种基于fpga的星间激光通信系统的通信同步方法、装置 |
-
1991
- 1991-11-12 JP JP3322325A patent/JPH05136780A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758730A (ja) * | 1993-06-30 | 1995-03-03 | Mitsubishi Electric Corp | 同期検出回路 |
| US6748206B1 (en) | 1998-06-23 | 2004-06-08 | Nec Corporation | Low-power-consumption radio receiver |
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| US7151812B2 (en) | 2002-05-10 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Sample clock extracting circuit and baseband signal receiving circuit |
| CN114422062A (zh) * | 2021-11-30 | 2022-04-29 | 中国电子科技集团公司第五十三研究所 | 一种基于fpga的星间激光通信系统的通信同步方法、装置 |
| CN114422062B (zh) * | 2021-11-30 | 2024-01-09 | 中国电子科技集团公司第五十三研究所 | 一种基于fpga的星间激光通信系统的通信同步方法、装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109465B2 (ja) | ディジタルｐｌｌ回路及び信号再生方法 | |
| US7349509B2 (en) | Multi rate clock data recovery based on multi sampling technique | |
| US8259886B2 (en) | Communication apparatus | |
| JPH09321658A (ja) | デジタルｄｌｌ回路 | |
| JP2002108490A (ja) | クロック供給回路 | |
| JP2001136062A (ja) | Ｐｌｌ回路 | |
| US5802121A (en) | Synchronization device for digital communications | |
| JP2007053741A (ja) | 同期検出回路およびマルチモード無線通信装置 | |
| JPH05136780A (ja) | 最適シンボル位相検出回路 | |
| US20070223640A1 (en) | Sample rate converter | |
| JPH09139731A (ja) | 伝送装置 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| JP3369498B2 (ja) | Ｃｄｍａ同期装置 | |
| JPH0846565A (ja) | 簡易型携帯電話装置における移動局同期制御方式 | |
| JP2562775B2 (ja) | 送受タイミング同期制御回路 | |
| JP2562773B2 (ja) | 送受タイミング同期方法および制御回路 | |
| JPH08316875A (ja) | クロック再生回路 | |
| RU2237978C2 (ru) | Способ корреляционного приёма сигналов с относительной фазовой модуляцией и устройство для его осуществления | |
| JP2562774B2 (ja) | 送受タイミング同期制御回路 | |
| JP3683092B2 (ja) | 拡散信号に対する相関処理の同期追従回路 | |
| JPH07307730A (ja) | フレーム同期装置 | |
| JPH03255743A (ja) | ビット同期回路 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| JP2765417B2 (ja) | クロック抽出回路 |