JPH0758730A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPH0758730A JPH0758730A JP5162227A JP16222793A JPH0758730A JP H0758730 A JPH0758730 A JP H0758730A JP 5162227 A JP5162227 A JP 5162227A JP 16222793 A JP16222793 A JP 16222793A JP H0758730 A JPH0758730 A JP H0758730A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- frame
- synchronization pattern
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 複素ベースバンド帯の信号をＡ−Ｄ変換した
信号からフレーム同期パターンを検出する際に、Ａ−Ｄ
変換の標本化周波数を上げることなく高精度の検出を行
う。 【構成】 複素相関器９は、Ａ−Ｄ変換器７ａ，７ｂか
らの信号系列とフレーム同期パターン格納部１０内の同
期パターンとの相関をとる。相関値が規定値以上であれ
ば、時間ずれフレーム同期パターン格納部１２内の位相
のずれた各同期パターンとの相関をとる。相関値が最大
となる同期パターンの時間オフセットを標本化の位相補
正量として出力する。
信号からフレーム同期パターンを検出する際に、Ａ−Ｄ
変換の標本化周波数を上げることなく高精度の検出を行
う。 【構成】 複素相関器９は、Ａ−Ｄ変換器７ａ，７ｂか
らの信号系列とフレーム同期パターン格納部１０内の同
期パターンとの相関をとる。相関値が規定値以上であれ
ば、時間ずれフレーム同期パターン格納部１２内の位相
のずれた各同期パターンとの相関をとる。相関値が最大
となる同期パターンの時間オフセットを標本化の位相補
正量として出力する。
Description
【０００１】
【産業上の利用分野】この発明は、符号間干渉のあるデ
ィジタル変調による時分割多重方式の移動通信システム
等に適用され、フレーム同期パターンを検出する同期検
出回路に関するものである。
ィジタル変調による時分割多重方式の移動通信システム
等に適用され、フレーム同期パターンを検出する同期検
出回路に関するものである。
【０００２】
【従来の技術】図６は従来の同期検出回路の構成を示す
ブロック図である。図において、１はアンテナ、２はア
ンテナ１で受信された無線信号（ＲＦ信号）を中間周波
数信号（ＩＦ信号）に変換する受信機である。５ａはＩ
Ｆ信号と局部発振器３からの局部発振信号とを混合して
同相成分信号（Ｉ信号）を生成する混合器、５ｂはＩＦ
信号と移相器４でπ／２移相された局部発振信号とを混
合して直交信号（Ｑ信号）を生成する混合器である。
ブロック図である。図において、１はアンテナ、２はア
ンテナ１で受信された無線信号（ＲＦ信号）を中間周波
数信号（ＩＦ信号）に変換する受信機である。５ａはＩ
Ｆ信号と局部発振器３からの局部発振信号とを混合して
同相成分信号（Ｉ信号）を生成する混合器、５ｂはＩＦ
信号と移相器４でπ／２移相された局部発振信号とを混
合して直交信号（Ｑ信号）を生成する混合器である。
【０００３】７ａは発振器６からの周波数ｆS の標本化
信号によってＩ信号をＡ−Ｄ変換するＡ−Ｄ変換器、７
ｂは発振器６からのの標本化信号によってＱ信号をＡ−
Ｄ変換するＡ−Ｄ変換器、８はディジタル化されたＩ，
Ｑ信号に対して復調処理を行う復調部、９はフレーム同
期パターン格納部１０内のフレーム同期パターンとＡ−
Ｄ変換器７ａ，７ｂの出力との複素相関係数を計算する
複素相関器、２１は復調部８、複素相関器９およびフレ
ーム同期パターン格納部１０を制御する制御部である。
信号によってＩ信号をＡ−Ｄ変換するＡ−Ｄ変換器、７
ｂは発振器６からのの標本化信号によってＱ信号をＡ−
Ｄ変換するＡ−Ｄ変換器、８はディジタル化されたＩ，
Ｑ信号に対して復調処理を行う復調部、９はフレーム同
期パターン格納部１０内のフレーム同期パターンとＡ−
Ｄ変換器７ａ，７ｂの出力との複素相関係数を計算する
複素相関器、２１は復調部８、複素相関器９およびフレ
ーム同期パターン格納部１０を制御する制御部である。
【０００４】次に動作について説明する。ディジタル無
線送信装置からのＲＦ信号はアンテナ１で受信され、Ｒ
Ｆ信号は、受信機２でＩＦ信号に変換される。混合器５
ａは、ＩＦ信号と局部発振器３からの局部発振信号とを
乗算してＩ信号を生成する。また、混合器５ｂは、ＩＦ
信号と移相器４でπ／２移相された局部発振信号とを乗
算してＱ信号を生成する。
線送信装置からのＲＦ信号はアンテナ１で受信され、Ｒ
Ｆ信号は、受信機２でＩＦ信号に変換される。混合器５
ａは、ＩＦ信号と局部発振器３からの局部発振信号とを
乗算してＩ信号を生成する。また、混合器５ｂは、ＩＦ
信号と移相器４でπ／２移相された局部発振信号とを乗
算してＱ信号を生成する。
【０００５】Ａ−Ｄ変換器７ａは、発振器６からの標本
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
復調部８と複素相関器９とに出力される。また、Ａ−Ｄ
変換器７ｂは、発振器６からの標本化周波数ｆS の標本
化信号によってＱ信号を標本化し、ディジタル化された
Ｑ信号を生成する。そのＱ信号は、復調部８と複素相関
器９とに出力される。
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
復調部８と複素相関器９とに出力される。また、Ａ−Ｄ
変換器７ｂは、発振器６からの標本化周波数ｆS の標本
化信号によってＱ信号を標本化し、ディジタル化された
Ｑ信号を生成する。そのＱ信号は、復調部８と複素相関
器９とに出力される。
【０００６】フレーム同期パターン格納部１０には、フ
レーム同期パターンに対応したＩパターンおよびＱパタ
ーンが格納されている。複素相関器９は、制御部２１の
指示に応じて、Ａ−Ｄ変換器７ａ，７ｂからのＩ信号お
よびＱ信号の系列とフレーム同期パターン格納部１０か
らのＩ，Ｑパターンとの間の複素相関値を算出する。そ
の複素相関値が規定値以上であれば、そのときのＩ信号
およびＱ信号による受信信号系列がフレーム同期パター
ンであったとして、同期信号を復調部８に出力する。
レーム同期パターンに対応したＩパターンおよびＱパタ
ーンが格納されている。複素相関器９は、制御部２１の
指示に応じて、Ａ−Ｄ変換器７ａ，７ｂからのＩ信号お
よびＱ信号の系列とフレーム同期パターン格納部１０か
らのＩ，Ｑパターンとの間の複素相関値を算出する。そ
の複素相関値が規定値以上であれば、そのときのＩ信号
およびＱ信号による受信信号系列がフレーム同期パター
ンであったとして、同期信号を復調部８に出力する。
【０００７】また、そのときの複素相関値の位相回転量
は、Ａ−Ｄ変換器７ａ，７ｂにおける標本化信号による
標本化タイミングと正しい標本化のタイミングとの間の
位相変位量に対応しているので、位相回転量に対応した
位相補正値を位相補正信号として復調部８に出力する。
復調部８は、位相補正値によって補正したタイミング信
号を用いて、Ａ−Ｄ変換器７ａ，７ｂからのＩ，Ｑ信号
について復調処理を行う。
は、Ａ−Ｄ変換器７ａ，７ｂにおける標本化信号による
標本化タイミングと正しい標本化のタイミングとの間の
位相変位量に対応しているので、位相回転量に対応した
位相補正値を位相補正信号として復調部８に出力する。
復調部８は、位相補正値によって補正したタイミング信
号を用いて、Ａ−Ｄ変換器７ａ，７ｂからのＩ，Ｑ信号
について復調処理を行う。
【０００８】算出された複素相関値が規定値に達してい
なければ、複素相関器９は、次の標本化タイミングにお
いてＡ−Ｄ変換器７ａ，７ｂから出力されるＩ，Ｑ信号
を使用して、複素相関値の算出を行う。
なければ、複素相関器９は、次の標本化タイミングにお
いてＡ−Ｄ変換器７ａ，７ｂから出力されるＩ，Ｑ信号
を使用して、複素相関値の算出を行う。
【０００９】
【発明が解決しようとする課題】従来の同期検出回路は
以上のように構成されているので、フレーム同期パター
ン検出の時間精度は、標本化周波数ｆS の逆数（１／ｆ
S ）に等しい。同期検出の精度が悪いと伝送誤り率が増
加する。従って、誤り率を低下させるために同期検出の
精度を向上させるには、標本化周波数ｆS を高くしなけ
ればならない。しかし、Ａ−Ｄ変換器７ａ，７ｂの速度
限界等に起因して標本化周波数ｆS を高くすることには
限界があるという問題点があった。
以上のように構成されているので、フレーム同期パター
ン検出の時間精度は、標本化周波数ｆS の逆数（１／ｆ
S ）に等しい。同期検出の精度が悪いと伝送誤り率が増
加する。従って、誤り率を低下させるために同期検出の
精度を向上させるには、標本化周波数ｆS を高くしなけ
ればならない。しかし、Ａ−Ｄ変換器７ａ，７ｂの速度
限界等に起因して標本化周波数ｆS を高くすることには
限界があるという問題点があった。
【００１０】なお、従来の同期検出回路として、特開平
３−７０２２６号公報に記載されたものがある。
３−７０２２６号公報に記載されたものがある。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、標本化周波数を高くすることな
く高精度の同期検出を行える同期検出回路を得ることを
目的とする。
ためになされたもので、標本化周波数を高くすることな
く高精度の同期検出を行える同期検出回路を得ることを
目的とする。
【００１２】
【課題を解決するための手段】請求項１記載の発明に係
る同期検出回路は、複素ベースバンド帯の信号をＡ−Ｄ
変換するＡ−Ｄ変換器と、フレーム同期パターンとこの
フレーム同期パターンに対してＡ−Ｄ変換器における標
本化信号の周期よりも小さい時間分順次ずれた複数の時
間ずれフレーム同期パターンとを格納した同期パターン
格納部と、Ａ−Ｄ変換器の出力する信号系列と同期パタ
ーン格納部内のフレーム同期パターンとの間の複素相関
値が規定値以上であった場合に、その信号系列をフレー
ム同期データと判定するとともに、信号系列と同期パタ
ーン格納部内の各時間ずれフレーム同期パターンとの間
の各複素相関値のうち最大のものに対応した時間ずれフ
レーム同期パターンのフレーム同期パターンからのずれ
時間を情報として含む位相補正量を出力する複素相関器
とを備えたものである。
る同期検出回路は、複素ベースバンド帯の信号をＡ−Ｄ
変換するＡ−Ｄ変換器と、フレーム同期パターンとこの
フレーム同期パターンに対してＡ−Ｄ変換器における標
本化信号の周期よりも小さい時間分順次ずれた複数の時
間ずれフレーム同期パターンとを格納した同期パターン
格納部と、Ａ−Ｄ変換器の出力する信号系列と同期パタ
ーン格納部内のフレーム同期パターンとの間の複素相関
値が規定値以上であった場合に、その信号系列をフレー
ム同期データと判定するとともに、信号系列と同期パタ
ーン格納部内の各時間ずれフレーム同期パターンとの間
の各複素相関値のうち最大のものに対応した時間ずれフ
レーム同期パターンのフレーム同期パターンからのずれ
時間を情報として含む位相補正量を出力する複素相関器
とを備えたものである。
【００１３】また、請求項２記載の発明に係る同期検出
回路は、複素ベースバンド帯の信号をＡ−Ｄ変換するＡ
−Ｄ変換器と、このＡ−Ｄ変換器から出力された単位時
間当たりの信号数を増加してＡ−Ｄ変換器からの信号系
列を精細化するオーバサンプリング回路と、フレーム同
期パターンを格納した同期パターン格納部と、オーバサ
ンプリング回路の出力する信号系列と同期パターン格納
部内のフレーム同期パターンとの間の複素相関値が規定
値以上であった場合に、その信号系列をフレーム同期デ
ータと判定する複素相関器とを備えたものである。
回路は、複素ベースバンド帯の信号をＡ−Ｄ変換するＡ
−Ｄ変換器と、このＡ−Ｄ変換器から出力された単位時
間当たりの信号数を増加してＡ−Ｄ変換器からの信号系
列を精細化するオーバサンプリング回路と、フレーム同
期パターンを格納した同期パターン格納部と、オーバサ
ンプリング回路の出力する信号系列と同期パターン格納
部内のフレーム同期パターンとの間の複素相関値が規定
値以上であった場合に、その信号系列をフレーム同期デ
ータと判定する複素相関器とを備えたものである。
【００１４】
【作用】請求項１記載の発明における同期パターン格納
部は、フレーム同期パターンとともに、そのフレーム同
期パターンに対して順次時間オフセット（その時間は、
Ａ−Ｄ変換器における標本化信号の周期よりも短い時
間）されている各パターンを有する。複素相関器は、時
間オフセットされている各パターンのうち信号系列と最
も相関の高いものを選定し、そのパターンのフレーム同
期パターンからの時間オフセット値を、標本化タイミン
グの補正量として出力する。
部は、フレーム同期パターンとともに、そのフレーム同
期パターンに対して順次時間オフセット（その時間は、
Ａ−Ｄ変換器における標本化信号の周期よりも短い時
間）されている各パターンを有する。複素相関器は、時
間オフセットされている各パターンのうち信号系列と最
も相関の高いものを選定し、そのパターンのフレーム同
期パターンからの時間オフセット値を、標本化タイミン
グの補正量として出力する。
【００１５】また、請求項２記載の発明における同期パ
ターン格納部は、Ａ−Ｄ変換器における標本化周波数の
ｎ倍（ｎは整数）の周波数で標本化されたフレーム同期
パターンを有する。オーバサンプリング回路は、Ａ−Ｄ
変換器からの信号系列を補間処理等によってデータ数が
ｎ倍に増やされた信号系列に変換する。よって、複素相
関器は、実際の標本化周波数のｎ倍の周波数で標本化さ
れて得られた信号系列を扱うのと同等の処理を行うこと
ができる。
ターン格納部は、Ａ−Ｄ変換器における標本化周波数の
ｎ倍（ｎは整数）の周波数で標本化されたフレーム同期
パターンを有する。オーバサンプリング回路は、Ａ−Ｄ
変換器からの信号系列を補間処理等によってデータ数が
ｎ倍に増やされた信号系列に変換する。よって、複素相
関器は、実際の標本化周波数のｎ倍の周波数で標本化さ
れて得られた信号系列を扱うのと同等の処理を行うこと
ができる。
【００１６】
【実施例】実施例１．図１はこの発明の第１の実施例に
よる同期検出回路の構成を示すブロック図である。図に
おいて、１２はフレーム同期パターン格納部１０に格納
されたＩ，Ｑパターンの位相をずらした複数（ｎ個）の
Ｉ，Ｑパターンを格納した時間ずれフレーム同期パター
ン格納部、１１は復調部８、複素相関器９、フレーム同
期パターン格納部１０および時間ずれフレーム同期パタ
ーン格納部１２を制御する制御部である。その他のもの
は、同一符号を付して図６に示したものと同一のもので
ある。なお、同期パターン格納部は、フレーム同期パタ
ーン格納部１０および時間ずれフレーム同期パターン格
納部１２で構成される。
よる同期検出回路の構成を示すブロック図である。図に
おいて、１２はフレーム同期パターン格納部１０に格納
されたＩ，Ｑパターンの位相をずらした複数（ｎ個）の
Ｉ，Ｑパターンを格納した時間ずれフレーム同期パター
ン格納部、１１は復調部８、複素相関器９、フレーム同
期パターン格納部１０および時間ずれフレーム同期パタ
ーン格納部１２を制御する制御部である。その他のもの
は、同一符号を付して図６に示したものと同一のもので
ある。なお、同期パターン格納部は、フレーム同期パタ
ーン格納部１０および時間ずれフレーム同期パターン格
納部１２で構成される。
【００１７】次に動作について説明する。ＲＦ信号はア
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４でπ／２移相された局部発
振信号とを乗算してＱ信号を生成する。
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４でπ／２移相された局部発
振信号とを乗算してＱ信号を生成する。
【００１８】Ａ−Ｄ変換器７ａは、発振器６からの標本
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
復調部８と複素相関器９とに出力される。また、Ａ−Ｄ
変換器７ｂは、発振器６からの標本化周波数ｆS の標本
化信号によってＱ信号を標本化し、ディジタル化された
Ｑ信号を生成する。そのＱ信号は、復調部８と複素相関
器９とに出力される。
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
復調部８と複素相関器９とに出力される。また、Ａ−Ｄ
変換器７ｂは、発振器６からの標本化周波数ｆS の標本
化信号によってＱ信号を標本化し、ディジタル化された
Ｑ信号を生成する。そのＱ信号は、復調部８と複素相関
器９とに出力される。
【００１９】複素相関器９は、従来のものと同様、制御
部１１の指示に応じてＡ−Ｄ変換器７ａ，７ｂから出力
されたＩ信号およびＱ信号の系列とフレーム同期パター
ン格納部１０からのＩ，Ｑパターンとの間の複素相関値
を算出する。その複素相関値が規定値以上であった場合
には、その旨を知らされた制御部１１は、複素相関器９
に、時間ずれフレーム同期パターン格納部１２内の各
Ｉ，Ｑパターンの系列とＩ信号およびＱ信号との間の相
関値を算出するように指示を与える。
部１１の指示に応じてＡ−Ｄ変換器７ａ，７ｂから出力
されたＩ信号およびＱ信号の系列とフレーム同期パター
ン格納部１０からのＩ，Ｑパターンとの間の複素相関値
を算出する。その複素相関値が規定値以上であった場合
には、その旨を知らされた制御部１１は、複素相関器９
に、時間ずれフレーム同期パターン格納部１２内の各
Ｉ，Ｑパターンの系列とＩ信号およびＱ信号との間の相
関値を算出するように指示を与える。
【００２０】時間ずれフレーム同期パターン格納部１２
には、フレーム同期パターン格納部１０内に格納されて
いるフレーム同期パターンに対応したＩ，Ｑパターンの
位相を標本化周波数ｆS の逆数よりも小さい時間単位で
ずらしたＩ，Ｑパターンが格納されている。例えば、フ
レーム同期パターン格納部１０内のＩ，Ｑパターンに対
して、時間軸上で±（１／ｆS ）・ｋ／ｎ（１≦ｋ≦
（ｎ／２））だけずれたｎ個のＩ，Ｑパターンが格納さ
れている。
には、フレーム同期パターン格納部１０内に格納されて
いるフレーム同期パターンに対応したＩ，Ｑパターンの
位相を標本化周波数ｆS の逆数よりも小さい時間単位で
ずらしたＩ，Ｑパターンが格納されている。例えば、フ
レーム同期パターン格納部１０内のＩ，Ｑパターンに対
して、時間軸上で±（１／ｆS ）・ｋ／ｎ（１≦ｋ≦
（ｎ／２））だけずれたｎ個のＩ，Ｑパターンが格納さ
れている。
【００２１】複素相関器９は、Ａ−Ｄ変換器７ａ，７ｂ
から出力されたＩ信号およびＱ信号の系列とｎ個の各
Ｉ，Ｑパターンとの間の相関値を計算し、相関値のもっ
とも大きいＩ，Ｑパターンを選定する。そして、選定さ
れたＩ，Ｑパターンの時間オフセット値とその相関値の
位相回転量とに対応した位相補正量を、同期信号ととも
に復調部８に出力する。
から出力されたＩ信号およびＱ信号の系列とｎ個の各
Ｉ，Ｑパターンとの間の相関値を計算し、相関値のもっ
とも大きいＩ，Ｑパターンを選定する。そして、選定さ
れたＩ，Ｑパターンの時間オフセット値とその相関値の
位相回転量とに対応した位相補正量を、同期信号ととも
に復調部８に出力する。
【００２２】例えば、選定されたＩ，Ｑパターンがフレ
ーム同期パターン格納部１０内に格納されているフレー
ム同期パターンから（１／ｆS ）・１／ｎずれているも
のであった場合には、標本化タイミングとしては、発振
器６が出力する標本化信号によるタイミングに対して
（１／ｆS ）・１／ｎずれたタイミングのほうが適切で
ある。そこで、時間オフセット（１／ｆS ）・１／ｎと
それについての相関値の位相回転量とを情報として有す
る位相補正量を復調部８に与える。
ーム同期パターン格納部１０内に格納されているフレー
ム同期パターンから（１／ｆS ）・１／ｎずれているも
のであった場合には、標本化タイミングとしては、発振
器６が出力する標本化信号によるタイミングに対して
（１／ｆS ）・１／ｎずれたタイミングのほうが適切で
ある。そこで、時間オフセット（１／ｆS ）・１／ｎと
それについての相関値の位相回転量とを情報として有す
る位相補正量を復調部８に与える。
【００２３】位相回転量は、発振器６が出力する標本化
信号による標本化タイミングから（１／ｆS ）・１／ｎ
だけずれたより適切な標本化タイミングと正しい標本化
のタイミングとの間の位相変位量に対応しているので、
この場合の位相補正量は、従来の値（発振器６が出力す
る標本化信号による標本化タイミングからの位相変位量
を情報として有する従来の位相補正量）に比べてより厳
密な値となっている。
信号による標本化タイミングから（１／ｆS ）・１／ｎ
だけずれたより適切な標本化タイミングと正しい標本化
のタイミングとの間の位相変位量に対応しているので、
この場合の位相補正量は、従来の値（発振器６が出力す
る標本化信号による標本化タイミングからの位相変位量
を情報として有する従来の位相補正量）に比べてより厳
密な値となっている。
【００２４】実施例２．図２はこの発明の第２の実施例
による同期検出回路の構成を示すブロック図である。送
信信号として畳み込み符号が用いられる場合には、復調
部８は、ビタビ復号を用いるものである場合が多い。そ
して、ビタビ復号を実現する構成として、図２に示すよ
うに、距離計算テーブル１３が設けられた構成がある。
による同期検出回路の構成を示すブロック図である。送
信信号として畳み込み符号が用いられる場合には、復調
部８は、ビタビ復号を用いるものである場合が多い。そ
して、ビタビ復号を実現する構成として、図２に示すよ
うに、距離計算テーブル１３が設けられた構成がある。
【００２５】そのような場合には、復調部８は、複素相
関器９からの位相補正量に応じて距離計算テーブル１３
の内容を補正するようにしてもよい。距離計算テーブル
１３を補正することによって、符号誤りをより低減させ
ることができる。なお、位相補正量算出の動作は、第１
の実施例による動作と同じである。
関器９からの位相補正量に応じて距離計算テーブル１３
の内容を補正するようにしてもよい。距離計算テーブル
１３を補正することによって、符号誤りをより低減させ
ることができる。なお、位相補正量算出の動作は、第１
の実施例による動作と同じである。
【００２６】実施例３．図３はこの発明の第３の実施例
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰ（Digital Signal Processor）
である。この場合には、復調器８、複素相関器９および
制御部１１は、ＤＳＰ１４におけるソフトウェアで実現
される。また、フレーム同期パターン格納部１０および
時間ずれフレーム同期パターン格納部１２は、ＤＳＰ１
４のレジスタで実現される。このように構成された同期
検出回路の動作は、第１の実施例または第２の実施例に
よる同期検出回路の動作と同じである。
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰ（Digital Signal Processor）
である。この場合には、復調器８、複素相関器９および
制御部１１は、ＤＳＰ１４におけるソフトウェアで実現
される。また、フレーム同期パターン格納部１０および
時間ずれフレーム同期パターン格納部１２は、ＤＳＰ１
４のレジスタで実現される。このように構成された同期
検出回路の動作は、第１の実施例または第２の実施例に
よる同期検出回路の動作と同じである。
【００２７】実施例４．図４はこの発明の第４の実施例
による同期検出回路の構成を示すブロック図である。図
に示すように、この場合には、図１に示す時間ずれフレ
ーム同期パターン格納部１２に代えて、Ａ−Ｄ変換器７
ａ，７ｂと復調部８との間にオーバサンプリング回路１
５ａ，１５ｂが設けられる。なお、フレーム同期パター
ン格納部１０内のフレーム同期パターンは、第１の実施
例の場合のフレーム同期パターンよりも細かく（ｎ倍
に）標本化されているものである。
による同期検出回路の構成を示すブロック図である。図
に示すように、この場合には、図１に示す時間ずれフレ
ーム同期パターン格納部１２に代えて、Ａ−Ｄ変換器７
ａ，７ｂと復調部８との間にオーバサンプリング回路１
５ａ，１５ｂが設けられる。なお、フレーム同期パター
ン格納部１０内のフレーム同期パターンは、第１の実施
例の場合のフレーム同期パターンよりも細かく（ｎ倍
に）標本化されているものである。
【００２８】次に動作について説明する。ＲＦ信号はア
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４で２／π移相された局部発
振信号とを乗算してＱ信号を生成する。
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４で２／π移相された局部発
振信号とを乗算してＱ信号を生成する。
【００２９】Ａ−Ｄ変換器７ａは、発振器６からの標本
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
オーバサンプリング回路１５ａに出力される。オーバサ
ンプリング回路１５ａは、Ａ−Ｄ変換器７ａが出力した
各標本化データから、補間処理によって標本化データの
ｎ倍のデータを生成する。
化周波数ｆS の標本化信号によってＩ信号を標本化し、
ディジタル化されたＩ信号を生成する。そのＩ信号は、
オーバサンプリング回路１５ａに出力される。オーバサ
ンプリング回路１５ａは、Ａ−Ｄ変換器７ａが出力した
各標本化データから、補間処理によって標本化データの
ｎ倍のデータを生成する。
【００３０】また、Ａ−Ｄ変換器７ｂは、発振器６から
の標本化周波数ｆS の標本化信号によってＱ信号を標本
化し、ディジタル化されたＱ信号を生成する。そのＱ信
号は、オーバサンプリング回路１５ｂに出力される。オ
ーバサンプリング回路１５ｂは、Ａ−Ｄ変換器７ｂが出
力した各標本化データから、補間処理によって標本化デ
ータのｎ倍のデータを生成する。
の標本化周波数ｆS の標本化信号によってＱ信号を標本
化し、ディジタル化されたＱ信号を生成する。そのＱ信
号は、オーバサンプリング回路１５ｂに出力される。オ
ーバサンプリング回路１５ｂは、Ａ−Ｄ変換器７ｂが出
力した各標本化データから、補間処理によって標本化デ
ータのｎ倍のデータを生成する。
【００３１】よって、Ｉ，Ｑ信号を標本化周波数ｎ・ｆ
S の標本化信号で標本化したときに得られる標本化デー
タと同数のデータが、オーバサンプリング回路１５ａ，
１５ｂから出力される。複素相関器９は、制御部１１の
指示に応じてオーバサンプリング回路１５ａ，１５ｂか
ら出力されたオーバサンプリングされているＩ信号およ
びＱ信号の系列とフレーム同期パターン格納部１０から
のＩ，Ｑパターンとの間の複素相関値を算出する。
S の標本化信号で標本化したときに得られる標本化デー
タと同数のデータが、オーバサンプリング回路１５ａ，
１５ｂから出力される。複素相関器９は、制御部１１の
指示に応じてオーバサンプリング回路１５ａ，１５ｂか
ら出力されたオーバサンプリングされているＩ信号およ
びＱ信号の系列とフレーム同期パターン格納部１０から
のＩ，Ｑパターンとの間の複素相関値を算出する。
【００３２】その複素相関値が規定値以上であった場合
には、そのときのＩ信号およびＱ信号による受信信号系
列がフレーム同期パターンであったとして、同期信号を
復調部８に出力する。また、そのときの複素相関値の位
相回転量に対応した位相補正値を位相補正信号として復
調部８に出力する。
には、そのときのＩ信号およびＱ信号による受信信号系
列がフレーム同期パターンであったとして、同期信号を
復調部８に出力する。また、そのときの複素相関値の位
相回転量に対応した位相補正値を位相補正信号として復
調部８に出力する。
【００３３】実施例５．図５はこの発明の第５の実施例
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰである。この場合には、オーバ
サンプリング回路１５ａ，１５ｂ、復調器８、複素相関
器９および制御部１１は、ＤＳＰ１４におけるソフトウ
ェアで実現される。また、フレーム同期パターン格納部
１０は、ＤＳＰ１４のレジスタで実現される。このよう
に構成された同期検出回路の動作は、第４の実施例によ
る同期検出回路の動作と同じである。
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰである。この場合には、オーバ
サンプリング回路１５ａ，１５ｂ、復調器８、複素相関
器９および制御部１１は、ＤＳＰ１４におけるソフトウ
ェアで実現される。また、フレーム同期パターン格納部
１０は、ＤＳＰ１４のレジスタで実現される。このよう
に構成された同期検出回路の動作は、第４の実施例によ
る同期検出回路の動作と同じである。
【００３４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、同期検出回路が、信号系列とフレーム同期パター
ンとの間の複素相関値が規定値以上であった場合に、そ
の信号系列をフレーム同期データと判定するとともに、
信号系列と各時間ずれフレーム同期パターンとの間の各
複素相関値のうち最大のものに対応した時間ずれフレー
ム同期パターンの時間オフセット値を情報として含む位
相補正量を出力するように構成したので、Ａ−Ｄ変換器
における標本化周波数を上げることなく同期確立タイミ
ングをより細かく検出でき、同期検出の精度を向上させ
ることができるものが得られる効果がある。
れば、同期検出回路が、信号系列とフレーム同期パター
ンとの間の複素相関値が規定値以上であった場合に、そ
の信号系列をフレーム同期データと判定するとともに、
信号系列と各時間ずれフレーム同期パターンとの間の各
複素相関値のうち最大のものに対応した時間ずれフレー
ム同期パターンの時間オフセット値を情報として含む位
相補正量を出力するように構成したので、Ａ−Ｄ変換器
における標本化周波数を上げることなく同期確立タイミ
ングをより細かく検出でき、同期検出の精度を向上させ
ることができるものが得られる効果がある。
【００３５】また、請求項２記載の発明によれば、同期
検出回路が、オーバサンプリング回路によってＡ−Ｄ変
換器から出力された単位時間当たりの信号数を増加して
Ａ−Ｄ変換器からの信号系列を精細化した上でフレーム
同期パターンとの間の複素相関値を算出するように構成
したので、Ａ−Ｄ変換器における標本化周波数を上げる
ことなくより精細に複素相関を算出でき、同期検出の精
度を向上させることができるものが得られる効果があ
る。
検出回路が、オーバサンプリング回路によってＡ−Ｄ変
換器から出力された単位時間当たりの信号数を増加して
Ａ−Ｄ変換器からの信号系列を精細化した上でフレーム
同期パターンとの間の複素相関値を算出するように構成
したので、Ａ−Ｄ変換器における標本化周波数を上げる
ことなくより精細に複素相関を算出でき、同期検出の精
度を向上させることができるものが得られる効果があ
る。
【図１】この発明の第１の実施例による同期検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】この発明の第２の実施例による同期検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】この発明の第３の実施例による同期検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】この発明の第４の実施例による同期検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】この発明の第５の実施例による同期検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図６】従来の同期検出回路の構成を示すブロック図で
ある。
ある。
７ａ，７ｂ Ａ−Ｄ変換器 ９ 複素相関器 １０ フレーム同期パターン格納部（同期パターン格納
部） １２ 時間ずれフレーム同期パターン格納部（同期パタ
ーン格納部） １５ａ，１５ｂ オーバサンプリング回路
部） １２ 時間ずれフレーム同期パターン格納部（同期パタ
ーン格納部） １５ａ，１５ｂ オーバサンプリング回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】７ａは発振器６からの周波数ｆS の標本化
信号によってＩ信号をＡ−Ｄ変換するＡ−Ｄ変換器、７
ｂは発振器６からの標本化信号によってＱ信号をＡ−Ｄ
変換するＡ−Ｄ変換器、８はディジタル化されたＩ，Ｑ
信号に対して復調処理を行う復調部、９はフレーム同期
パターン格納部１０内のフレーム同期パターンとＡ−Ｄ
変換器７ａ，７ｂの出力との複素相関係数を計算する複
素相関器、２１は復調部８、複素相関器９およびフレー
ム同期パターン格納部１０を制御する制御部である。
信号によってＩ信号をＡ−Ｄ変換するＡ−Ｄ変換器、７
ｂは発振器６からの標本化信号によってＱ信号をＡ−Ｄ
変換するＡ−Ｄ変換器、８はディジタル化されたＩ，Ｑ
信号に対して復調処理を行う復調部、９はフレーム同期
パターン格納部１０内のフレーム同期パターンとＡ−Ｄ
変換器７ａ，７ｂの出力との複素相関係数を計算する複
素相関器、２１は復調部８、複素相関器９およびフレー
ム同期パターン格納部１０を制御する制御部である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】実施例３．図３はこの発明の第３の実施例
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰ（Digital Signal Processor）
である。この場合には、復調器８、複素相関器９および
制御部１１は、ＤＳＰ１４におけるソフトウェアで実現
される。また、フレーム同期パターン格納部１０および
時間ずれフレーム同期パターン格納部１２は、ＤＳＰ１
４のメモリで実現される。このように構成された同期検
出回路の動作は、第１の実施例または第２の実施例によ
る同期検出回路の動作と同じである。
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰ（Digital Signal Processor）
である。この場合には、復調器８、複素相関器９および
制御部１１は、ＤＳＰ１４におけるソフトウェアで実現
される。また、フレーム同期パターン格納部１０および
時間ずれフレーム同期パターン格納部１２は、ＤＳＰ１
４のメモリで実現される。このように構成された同期検
出回路の動作は、第１の実施例または第２の実施例によ
る同期検出回路の動作と同じである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】次に動作について説明する。ＲＦ信号はア
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４でπ／２移相された局部発
振信号とを乗算してＱ信号を生成する。
ンテナ１で受信され、受信機２でＩＦ信号に変換され
る。混合器５ａは、ＩＦ信号と局部発振器３からの局部
発振信号とを乗算してＩ信号を生成する。また、混合器
５ｂは、ＩＦ信号と移相器４でπ／２移相された局部発
振信号とを乗算してＱ信号を生成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】実施例５．図５はこの発明の第５の実施例
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰである。この場合には、オーバ
サンプリング回路１５ａ，１５ｂ、復調器８、複素相関
器９および制御部１１は、ＤＳＰ１４におけるソフトウ
ェアで実現される。また、フレーム同期パターン格納部
１０は、ＤＳＰ１４のメモリで実現される。このように
構成された同期検出回路の動作は、第４の実施例による
同期検出回路の動作と同じである。
による同期検出回路の構成を示すブロック図である。図
において、１４はＤＳＰである。この場合には、オーバ
サンプリング回路１５ａ，１５ｂ、復調器８、複素相関
器９および制御部１１は、ＤＳＰ１４におけるソフトウ
ェアで実現される。また、フレーム同期パターン格納部
１０は、ＤＳＰ１４のメモリで実現される。このように
構成された同期検出回路の動作は、第４の実施例による
同期検出回路の動作と同じである。
Claims (2)
- 【請求項１】 フレーム同期データを含む複素ベースバ
ンド帯の信号からそのフレーム同期データを検出する同
期検出回路において、前記複素ベースバンド帯の信号を
Ａ−Ｄ変換するＡ−Ｄ変換器と、フレーム同期パターン
とこのフレーム同期パターンに対して前記Ａ−Ｄ変換器
における標本化信号の周期よりも小さい時間分順次ずれ
た複数の時間ずれフレーム同期パターンとを格納した同
期パターン格納部と、前記Ａ−Ｄ変換器の出力する信号
系列と前記同期パターン格納部内のフレーム同期パター
ンとの間の複素相関値が規定値以上であった場合に、そ
の信号系列をフレーム同期データと判定するとともに、
前記信号系列と前記同期パターン格納部内の各時間ずれ
フレーム同期パターンとの間の各複素相関値のうち最大
のものに対応した時間ずれフレーム同期パターンの前記
フレーム同期パターンからのずれ時間を情報として含む
位相補正量を出力する複素相関器とを備えたことを特徴
とする同期検出回路。 - 【請求項２】 フレーム同期データを含む複素ベースバ
ンド帯の信号からそのフレーム同期データを検出する同
期検出回路において、前記複素ベースバンド帯の信号を
Ａ−Ｄ変換するＡ−Ｄ変換器と、このＡ−Ｄ変換器から
出力された単位時間当たりの信号数を増加してＡ−Ｄ変
換器からの信号系列を精細化するオーバサンプリング回
路と、フレーム同期パターンを格納した同期パターン格
納部と、前記オーバサンプリング回路の出力する信号系
列と前記同期パターン格納部内のフレーム同期パターン
との間の複素相関値が規定値以上であった場合に、その
信号系列をフレーム同期データと判定する複素相関器と
を備えたことを特徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16222793A JP3164944B2 (ja) | 1993-06-30 | 1993-06-30 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16222793A JP3164944B2 (ja) | 1993-06-30 | 1993-06-30 | 同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758730A true JPH0758730A (ja) | 1995-03-03 |
| JP3164944B2 JP3164944B2 (ja) | 2001-05-14 |
Family
ID=15750393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16222793A Expired - Fee Related JP3164944B2 (ja) | 1993-06-30 | 1993-06-30 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164944B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| JP2006512837A (ja) * | 2002-12-30 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｔｄｄ無線通信の同期追跡を維持するための方法および装置 |
| JP2008160355A (ja) * | 2006-12-22 | 2008-07-10 | Japan Radio Co Ltd | バースト信号検出法及びａｒｑ通信復調器 |
| JP2015041943A (ja) * | 2013-08-23 | 2015-03-02 | 京セラ株式会社 | 受信装置および受信方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370226A (ja) * | 1989-08-09 | 1991-03-26 | Hitachi Ltd | フレーム同期検出回路 |
| JPH04301943A (ja) * | 1991-03-28 | 1992-10-26 | Kokusai Electric Co Ltd | フレーム同期回路 |
| JPH05136780A (ja) * | 1991-11-12 | 1993-06-01 | Kokusai Electric Co Ltd | 最適シンボル位相検出回路 |
-
1993
- 1993-06-30 JP JP16222793A patent/JP3164944B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370226A (ja) * | 1989-08-09 | 1991-03-26 | Hitachi Ltd | フレーム同期検出回路 |
| JPH04301943A (ja) * | 1991-03-28 | 1992-10-26 | Kokusai Electric Co Ltd | フレーム同期回路 |
| JPH05136780A (ja) * | 1991-11-12 | 1993-06-01 | Kokusai Electric Co Ltd | 最適シンボル位相検出回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| JP2006512837A (ja) * | 2002-12-30 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｔｄｄ無線通信の同期追跡を維持するための方法および装置 |
| JP2008160355A (ja) * | 2006-12-22 | 2008-07-10 | Japan Radio Co Ltd | バースト信号検出法及びａｒｑ通信復調器 |
| JP2015041943A (ja) * | 2013-08-23 | 2015-03-02 | 京セラ株式会社 | 受信装置および受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3164944B2 (ja) | 2001-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241567A (en) | Circuit for demodulating psk modulation signals | |
| JPS58187046A (ja) | デ−タ伝送系の受信機で局部搬送波の周波数を補正する方法及びこの方法を用いる受信機 | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| JPH08242190A (ja) | 周波数変移の補正装置及びその方法 | |
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| JPH11168516A (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JPH0758730A (ja) | 同期検出回路 | |
| JPH0823358A (ja) | 周波数誤差検出方法 | |
| JPH1056486A (ja) | 復調装置 | |
| JP2001156866A (ja) | 受信機および送受信機 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3338364B2 (ja) | 無線受信装置 | |
| JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
| JP4024602B2 (ja) | サンプルレートコンバータ及びこれを用いた受信機 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| US6570939B1 (en) | Receiving device with demodulating function based on orthogonal detection and equalizing function based on maximum likelihood sequence estimation | |
| JPH11243432A (ja) | タイミング同期回路 | |
| JPH06291553A (ja) | Ｆｍ復調器 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JP2006157589A (ja) | 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 | |
| JPH04277956A (ja) | 位相オフセットキャンセル回路 | |
| JP2002111543A (ja) | マッチドフィルタ及びそれを用いた受信機 | |
| JPH07123064A (ja) | 位相変調信号のグループ化復調装置 | |
| JPH114273A (ja) | デジタル復調装置 | |
| JPH06291788A (ja) | 無線受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |