JP2005176234A - 同期ワード検出回路及びベースバンド信号受信回路 - Google Patents

Abstract

【課題】ベースバンド信号のシンボルを正確に復元可能な同期ワード検出回路及びベースバンド信号受信回路を提供する。
【解決手段】同期ワード検出回路は、入力ベースバンド信号のデータと、所定同期ワードとの一致ビット数を求め、一致ビット数と第1の閾値とを比較する一致ビット数比較手段と、一致ビット数比較手段の比較結果を、ベースバンド信号のシンボル送信速度のＮ（Ｎは２以上の整数）倍のクロック周波数でサンプリングする比較結果変化検出手段と、比較結果変化検出手段の検出結果を順次格納していく検出結果記憶手段と、検出結果記憶手段に格納されている比較結果の変化に基づいて、Ｎサイクル区間に含まれる第1の閾値を超えた検出結果の総数を検出する総数検出手段と、検出結果総数に基づいて所定ワードを検出し、それまでのサイクルの中間位相を検出位相とする同期ワード検出手段とを備える。
【選択図】 図１

Description

本発明、同期ワード検出回路及びベースバンド信号受信回路に関し、例えば、近距離無線通信方式の一種であるブルートゥース（Ｂｌｕｅｔｏｏｔｈ）方式に従う無線信号の受信機に適用し得るものである。

２．４ＧＨｚ帯の無線帯域信号を使用した無線通信システムであるブルートゥースシステムのブルートゥース受信機は、上述の２．４ＧＨｚ帯の無線帯域信号から、１ＭＨｚのシンボル転送速度のベースバンド信号を取り出すためのＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）トランシーバと、取り出したべースバンド信号（デジタルシリアル信号）からパケット組み立てを行うベースバンド受信回路等からなる。

ベースバンド信号の送信は、６２５μＳ毎のスロット境界から開始され、最初に、４シンボル長（ビット長）のプリアンブルが、次に、６４シンボル長（ビット長）の同期ワードが、最後に可変長のペイロードが送信される。各ブルートゥース受信機のベースバンド受信回路は、入力されたベースバンド信号中に６４ビット長の同期ワードが存在するかどうかをモニタし、自己宛ての同期ワードが出現したら、それに続くペイロードの内容を取り込み処理する。

従って、ベースバンド受信回路は、自己宛ての同期ワードを持つパケットを検出することが必要となる（特許文献１参照）。

例えば、ベースバンド受信回路は、自己宛ての同期ワードを持つパケットを検出する際、例えば、スライディング相関器と呼ばれる同期ワード検出器が使用される。

スライディング相関器とは、入力されたベースバンド信号のシンボル周波数（１ＭＨｚ）のＮ倍の周波数（Ｎ ＭＨｚ）を持つサンプルクロックでサンプルした信号と、６４ビット長の同期ワードとの間の相関関係を求める回路であり、入力ペースバンド信号を（６３×Ｎ＋１）ビット長のシフトレジスタに格納しておき、このシフトレジスタの先頭からＮビツト間隔で取り出した６４ビット分の信号と、予め指定されている６４ビット長の同期ワードの内容を一致検出して、自己宛の同期ワードが送られてきているか否かを判定する。

このスライディング相関器は、受信したベースバンド信号中に雑音が混入しているような場合においても、１シンボル区間以内で安定的に同期ワードが一致検出したか否かがチェックできるという特徴がある。

例えば、従来のベースバンド受信回路は、この一致検出区間が連続したサンプル周波数のサイクル数の閾値Ｌ（０＜Ｌ≦Ｎ）を越えたときに、最終的に同期ワードが一致したとみなし、以降のペイロードデータの受信を行うように判定していた。
特開平１０−３１３２９０号公報

しかしながら、従来のベースバンド受信回路では、ベースバンド信号中の雑音が大きく、１シンボル区間内で同期ワード一致と不一致を繰り返すような場合においては、正確な同期ワードの検出を行なえないおそれがあった。

そのため、かかる場合においても、安定的に正しくシンボルを復元可能なベースバンド受信回路や、ベースバンド信号に含まれるワードの位相を検出できるワード検出回路が望まれている。安定的に同期ワード検出を行うために、過去のＮサイクル分の同期ワードの一致検出信号の履歴をチェックし、この履歴内の一致検出ビット数が閾値Ｍ（０＜Ｍ≦Ｎ）を越えているかどうかを調べることによって、最終的な同期ワード検出が成功したか否かを決定する同期ワード検出回路及びベースバンド受信回路が望まれている。

かかる課題を解決するために、第１の本発明の同期ワード検出回路路は、入力されたベースバンド信号に含まれている所定同期ワードを検出する同期ワード検出回路において、ベースバンド信号のデータの各ビットと、所定ワードの各ビットとの一致ビット数を求め、その一致ビット数と第1の閾値とを比較する一致ビット数比較手段と、一致ビット数比較手段の比較結果を、ベースバンド信号のシンボル送信速度のＮ（Ｎは２以上の整数）倍のクロック周波数でサンプリングし、比較結果の変化を検出する比較結果変化検出手段と、比較結果変化検出手段の検出結果を順次格納していく検出結果記憶手段と、検出結果記憶手段に格納されている比較結果の変化に基づいて、Ｎサイクル区間に含まれる第1の閾値を超えた検出結果の総数を検出する総数検出手段と、総数検出手段の検出結果総数に基づいて、所定同期ワードを検出し、それまでのサイクルの中間位相を検出位相とする同期ワード検出手段とを備えることを特徴とする。

第２の本発明の、入力されたベースバンド信号のシンボル送信速度のＮ（Ｎは２以上の整数）倍の周波数を有するＮ種類のクロック位相のうち、与えられたクロック位相でベースバンド信号をサンプリングするサンプリング手段と、ベースバンド信号に含まれている同期ワードを検出する同期ワード検出回路とを備え、同期ワード検出回路として、第１の本発明のワード検出回路を適用し、同期ワード検出回路の検出位相の情報を、上記サンプリング手段のクロック位相に反映させることを特徴とする。

本発明によれば、安定的に正しくシンボルを復元可能なベースバンド受信回路や、ベースバンド信号に含まれるワードの位相を検出できる同期ワード検出回路を提供できる。

以下では、本発明に係るベースバンド受信回路及び同期ワード検出回路を実施するための最良の形態について図面を参照しながら説明する。

本実施形態は、安定的に同期ワード検出を行うために、過去のＮサイクル分の同期ワードの一致検出信号の履歴をチェックし、この履歴内の一致検出ビット数が閾値Ｍ（０＜Ｍ≦Ｎ）を越えているかどうかを調べることによって、最終的な同期ワード検出が成功したか否かを決定する同期ワード検出回路及びベースバンド受信回路について説明する。

（Ａ）実施形態
図１は、本実施形態に係るブルートゥース受信機の要部構成を示すブロック図である。

図１において、本実施形態のブルートゥース受信機１は、受信アンテナ２、ＲＦＩＣトランシーバ（図１ではＲＩＦＣと示す）３、同期ワード一致検出器４、同期ワード位相検出器５、ＦＩＦＯバッファ６等を有する。

ＲＩＦＣトランシーバ３は、受信アンテナ２が捕捉した２．４ＧＨｚ帯の無線信号から、１ＭＨｚのシンボル送信速度のベースバンド信号Ｓ１を取り出す（復調する）ものであり、得られたベースバンド信号Ｓ１を、同期ワード一致検出器４、同期ワード位相検出器５及びＦＩＦＯバッファ６に与えるものである。

同期ワード一致検出器４は、例えばスライディング相関器等を適用することができ、ＲＩＦＣトランシーバ３からベースバンド信号Ｓ１を受け取り、ベースバンド信号Ｓ１のシンボル周波数（１ＭＨｚ）のＮ（２以上の整数）倍のサンプル周波数（Ｎ ＭＨｚ）でサンプルして、過去６４シンボル分のベースバンド信号Ｓ１の履歴と、予め指定された６４ビット長の同期ワードとの間で一致比較を行なうものである。また、同期ワード一致検出器４は、予め指定された同期ワードと一致したビット数が閾値Ｌ（０＜Ｌ≦６４）を越えたか否かを判定し、この判定結果に応じた単一サイクル同期ワード一致検出信号Ｓ２を出力するものである。

同期ワード位相検出器５は、同期ワード一致検出器４から単一サイクル同期ワード一致信号Ｓ２を受け取り、Ｎサイクルの位相のうち、予め指定された同期ワードと一致したシンボル区間内の中間点のクロック位相を検出し、そのクロック位相をベースバンド信号Ｓ１の同期ワード位相Ｓ３として出力するものである。

ＦＩＦＯバッファ６は、同期ワード位相検出器５から同期ワード位相Ｓ３を受け取り、この同期ワード位相Ｓ３を、ベースバンド信号Ｓ１をサンブルするためのサンプル位相として使用し、このサンプルにより得られた入力ベースバンド信号Ｓ１の内容を、ペイロード信号Ｓ７として出力するものである。

以下、各構成要件の具体的な構成及び動作について図面を参照して説明する。

図２は、同期ワード一致検出器４の詳細な構成図である。

図２において、同期ワード一致検出器４は、８２０ビット構成のシフトレジスタ２１、同期ワードレジスタ２２、一致比較器２３、閾値レジスタ２４、大小比較器２５及びレジスタ２６などを有する。

ＲＦＩＣトランシーバ３から入力されたベースバンド信号Ｓ１は、ベースバンド信号Ｓ１のシンボル送信速度のＮ倍の周波数のサンプルクロックでサンプルされ、０〜（Ｎ−１）のサンプル位相毎に、予め指定された同期ワードがベースバンド信号Ｓ１に含まれているか検出される。

このサンプルクロックの周波数は、通常１３又は１２が選択され、本実施形態では、１３を選択した場合について説明する。

１ＭＨｚのシンボル送信速度のベース番号信号Ｓ１が１３ＭＨｚクロックによりサンプルされた信号は、シフトレジスタ２１に格納される。

シフトレジスタ２１は、８２０ビット構成であり、各レジスタ要素２１−０〜２１−８１９には１３ＭＨｚクロックがシフトのために入力されるようになっている。

シフトレジスタ２１のレジスタ要素の個数は、６４ビット長の同期ワードのうち最終ビットを除いた６３ビット分については、１３ＭＨｚクロックでセットしてシフトするので６３×１３＝８１９個必要であり、同期ワードの最終ビットについては、１３ＭＨｚクロックで最低１回取り込めるようにすれば同期ワード検出を実行することができるため１個必要となる。その結果、本実施形態は、シフトレジスタ２１のレジスタ要素の個数を６３×１３＋１＝８２０個としている。

また、１３ＭＨｚクロックは、シンボル送信速度１ＭＨｚの１３倍（Ｎ倍）の周波数を有するものである。

従って、シフトレジスタ２１に入力されたベースバンド信号Ｓ１の内容は、初段のレジスタ要素２１−０に入力し、初段のレジスタ要素２１−０の内容は、レジスタ要素２１−１に入力し、その後、次段のレジスタ要素２１−２、２１−３、…、２１−８１８、２１−８１９への逐次シフトされる。

また、シフトレジスタ２１は、６４個のタップを備える。このタップの設置位置は、初段のレジスタ要素２１−０の出力を引き出す位置にあり、その後、初段のレジスタ要素２１−０から１３個ずつ隔てたレジスタ要素２１−１３、２１−２６、…、２１−８０６及び２１−８１９の出力を引き出す位置にある。

従って、理想的なベースバンド信号Ｓ１がシフトレジスタ２１に入力されていると、レジスタ要素２１−０、２１−１３、…、２１−８０６及び２１−８１９は、ベースバンド信号Ｓ１の異なるシンボル区間の値を一時的に蓄積するものとなり、又これらタップからの出力は異なるシンボル区間の値に相当する。

これらタップから出力された６４ビット長のデータは、一致比較器２３にパラレルに与えられる。また、一致比較器２３には、同期ワードレジスタ２２に格納されている予め指定された６４ビット長の同期ワードも与えられている。

一致比較器２３において、タップから出力された６４ビット長のデータは、予め指定された６４ビット長の同期ワードと、それぞれのビット位置単位でその論理値が一致するか否かが比較され、論理値が一致するビット数が大小比較器２５に与えられる。

つまり、一致比較器２３は、タップから出力されたデータの６４ビットのうち、何ビットが同期ワードと一致しているか比較し、一致するビット数を出力する。従って、一致比較器２３から出力される一致ビット数は、予め指定された同期ワードと１ビットも一致しない場合の最小値０の値から、すべてのビットが予め指定された同期ワードと一致した場合の最大値６４の値までとなるから、７ビット表記で７ビット長のデータとなる。

また、大小比較器２５は、閾値レジスタ２４に格納されている同期ワードの検出を判定するための予め指定された一致ビット数閾値Ｍ（０＜Ｍ≦６４）も与えられている。

大小比較器２５において、一致比較器２３からの一致ビット数は、閾値レジスタ２４からの一致ビット数閾値Ｍと比較され、一致ビット数が、一致ビット数閾値Ｍを超えた場合、有意な単一サイクル同期ワード一致信号Ｓ２が出力される。

例えば、一致ビット数が、一致ビット数閾値Ｍを超えている場合、単一サイクル同期ワード一致信号Ｓ２は「１」がセットされ、それ以外の場合、単一サイクル同期ワード一致信号Ｓ２は「０」がセットされる。

通常、この一致ビット数閾値Ｍは、例えば、受信電波の状況に応じて５０から６０程度の値に設定される。

レジスタ２６は、１３ＭＨｚクロックが入力されるようになっており、大小比較器２５からの出力を、１３クロックサイクルの単一サイクル同期ワードＳ２として出力するものである。

次に、同期ワード一致検出器４からの単一サイクル同期ワード一致信号Ｓ２に基づいて同期ワード位相Ｓ３を検出する同期ワード位相検出器５の構成及び動作について詳細に説明する。

ここで、従来の同期ワードの検出は、入力されたベースバンド信号Ｓ１に含まれる雑音の影響や周波数ドリフトの影響を除去するために、１シンボル区間（１３クロックサイクル数）のうち、所定サイクル区間（例えば３〜４サイクル区間）以上連続して、単一サイクル同期ワード一致信号Ｓ２が有意である場合に、同期ワードが検出されたとものとみなしていた。

つまり、従来の同期ワード検出は、１シンボル区間のうち、一致ビット数が一致ビット数閾値Ｍを超えるサンプルクロックサイクルの区間を判定し、その区間の中間点を同期ワード位相とみなしていた。

しかしながら、以下で説明するように、ベースバンド信号Ｓ１が更に強い雑音の影響を受けてしまい、有意な単一サイクル同期ワード一致信号Ｓ２の連続性が損なわれ、サンプルクロックサイクルの区間が短くなってしまい、従来の同期ワード検出方法では、正確な同期ワード位相を検出することができなかったり、又は同期ワード一致検出が不可能になったりするおそれがある。

従って、本実施形態では、かかる場合にも対応し得るものであって、正確な同期ワード位相を検出する同期ワード検出器５について説明する。

以下では、説明便宜のために、まず、従来の同期ワード位相の検出方法を用いた場合において、同期ワード位相を正確に検出できた場合の動作と、ベースバンド信号Ｓ１が更に強い雑音の影響を受け、同期ワード位相を正確に検出できない場合、又は同期ワード一致検出が不可能となった動作について図３及び図４を参照して説明する。

そして、その後、本実施形態に係る同期ワード位相検出器５の構成及び動作について説明する。

図３は、従来の同期ワード位相の検出方法を用いて同期ワード位相を正確に検出できた場合の動作タイミングを説明する説明図であり、図４は、ベースバンド信号Ｓ１が更に強い雑音の影響を受け、同期ワード位相を正確に検出できない場合等の動作タイミングを説明する説明図である。

図３において、図３（Ａ）は、予め指定された同期ワードとの一致ビット数の変化を示す図であり、横軸は時間（サンプルクロックサイクル）を示し、縦軸は予め指定された同期ワードとの一致ビット数を示す。

また、図３（Ｂ）は、同期ワード一致検出器４から与えられる単一サイクル同期ワード一致信号Ｓ２を示す。

従来の同期ワード位相検出器が有する構成の詳細については省略するが、少なくとも、位相カウンタ、開始位相レジスタ、一致区間長カウンタ及び同期ワード位相レジスタ等を有する。

図３（Ｂ）に示すように、単一サイクル同期ワード一致信号Ｓ２が有意（図３では「１」）に変化すると、位相カウンタのカウンタ値が、開始位相レジスタにロードされる（図３（Ｄ）参照）。

ここで、位相カウンタは、１３ＭＨｚクロックの到来毎に、「０」〜「１２」の範囲で巡回的にカウントアップするものであり、位相カウンタのカウント値が、その時点でのサンプルクロック位相の種類を表すものとなる（図３（Ｃ）参照）。

このとき同時に、一致区間長カウンタが、カウンタ値のインクリメントを開始し、単一サイクル同期ワード一致信号Ｓ２が有意でなくなるまで（図３では「０」に変化するまで）、カウンタ値がカウントアップされる。これにより、同期ワードとの一致区間のサイクル数が計数される（図３（Ｅ）参照）。

そして、一致区間長カウンタのカウンタ値が、予め指定された閾値Ｌ（０＜Ｌ≦Ｎ）を超えるか否かが判定され、カウンタ値が閾値Ｌを超える場合、一致区間の中間点を、ベースバンド信号Ｓ１の同期ワード位相として出力される（図３（Ｆ）参照）。

この同期ワード位相は、１シンボル区間のうち、どのサンプルクロックサイクル位相で同期ワード一致度が最大になったかを示す位置情報であり、「０」〜「１２」までの値を取り得る。

例えば、同期ワード位相は
（開始位相レジスタの内容＋一致区間長÷２） ｍｏｄ１３
に従って算出される。

ここで、ｍｏｄ１３（モジュロ１３）としているのは、１３個（１３種類）の位相を「０」〜「１２」で区別しているためであり、（開始位相レジスタの内容＋一致区間長÷２）で求めた値を１３で割ったときの剰余を求める演算を示す。

従って、算出した同期ワード位相は、１シンボル区間のうち、どのサンプルクロックサイクル位相で同期ワード一致度が最大になったかを示す位置情報であり、「０」〜「１２」の値を取り得る。

例えば、図３の例の場合、開始位相レジスタの内容＝１１であり、一致区間長＝７であるので、同期ワード位相は、（１１＋７÷２） ｍｏｄ１３＝１となる。なお、ここでは、（１１＋７÷２）÷１３≒１．１となるが、同期ワード位相として小数点にはあり得ないので、「１」とする。

図３の例の場合、同期ワード位相が「１」と算出されるので、サンプルクロックの位相カウンタの値が「１」であるときに、後段のＦＩＦ０バッファ６において、ベースバンド信号Ｓ１がサンプルされ、この同期ワードに続いて入力されるペイロード信号出力７が得られる。

続いて、図４を参照して、ベースバンド信号Ｓ１が更に強い雑音の影響を受けて、正確な同期ワード位相の検出ができなかった場合や、又は同期ワード一致検出が不可能になる場合について説明する。

なお、ここでは上述した従来の同期ワード位相の検出方法を用いた場合であり、また図４における図４（Ａ）〜（Ｆ）は、図３（Ａ）〜図３（Ｆ）に対応するものである。

ベースバンド信号Ｓ１が更に強い雑音の影響を受けた場合、図４（Ａ）に示すように、同期ワードとの一致ビット数が閾値Ｍの境界を上下する場合が生じ得る。

このとき、図４（Ｂ）に示すように、単一サイクル同期ワード一致信号Ｓ２で示される一致区間は途切れとぎれになってしまい、一致区間長カウンタが計数する一致区間長は短くなる場合がある。また場合によっては、一致区間長が閾値Ｌ（０＜Ｌ≦Ｎ）を越えないことも発生し得る。

例えば、図４において、最大一致区間長は「４」であるが、予め指定される閾値Ｌの値が「４」と設定されている場合には、同期ワードとの一致は検出されなかったものとみなされてしまう。

また例えば、図４において、予め指定される閾値Ｌの値が「３」と設定されている場合、同期ワードとの一致は検出されるが、この一致区間長の中間点として求められる同期ワード位相は、必ずしも、シンボル区間の中央付近にならないおそれがある。

このように、従来の同期ワード位相の検出方法は、必ずしも、正確な同期ワード位相を検出できない場合があった。

本実施形態に係る同期ワード位相検出器５は、かかる場合にも対応し得るものであり、単一サイクル同期ワード一致信号Ｓ２の値の履歴を過去（Ｎ−１）ビット分だけ、シフトレジスタに記憶しておき、この履歴内の同期ワード一致サイクル数が最大になる位相を求めることによって、同期ワード一致判定を行うようにしたものである。

図５は、本実施形態に係る同期ワード位相検出器５の詳細な構成を示す。

図５に示すように、本実施形態に係る同期ワード位相検出器５は、シフトレジスタ５０１、加算器５０２、レジスタ５０３、大小比較器５０４、閾値レジスタ５０５、大小比較器５０６、同期ワード終了区間検出器５０７、位相カウンタ５０８、インクリメント制御部５０９、同期ワード区間カウンタ５１０、演算回路５１１、加算器５１２、ｍｏｄ１３回路５１３及び同期ワード位相レジスタ５１４などを有する。

シフトレジスタ５０１は、同期ワード一致検出器４からの単一サイクル同期ワード一致信号Ｓ２の値を過去（Ｎ−１）サイクル分の履歴を格納するものである。本実施形態では、サンプルクロックサイクル数（Ｎ）が１３であるので、シフトレジスタ５０１が過去（１３−１＝１２）ビット分の単一サイクル同期ワード一致信号Ｓ２の値を格納する。

従って、シフトレジスタ５０１は、１２ビット長を有するものであり、各レジスタ要素５０１−０〜５０１−１１には、１３ＭＨｚクロックがシフトのために入力されるようになっている。

単一サイクル同期ワード一致信号Ｓ２が、シフトレジスタ５０１に与えられると、単一サイクル同期ワード一致信号Ｓ２の内容が初段のレジスタ要素５０１−０に入力し、初段のレジスタ要素５０１−０の内容が次段のレジスタ要素５０１−１に入力し、その後、次段のレジスタ要素５０１−２、５０１−３、…、５０１−１１への逐次シフトされる。

このようにして、単一サイクル同期ワード一致信号Ｓ２の１２ビット分の値が、シフトレジスタ５０１に格納され、その過去１２ビット分の単一サイクル同期ワード一致信号Ｓ２の値が、加算器５０２に出力される。

また、加算器には、シフトレジスタ５０１により履歴が格納された過去１２ビット分の単一サイクル同期ワード一致信号Ｓ２の内容と共に、単一サイクル同期ワード一致信号Ｓ２の内容とが入力される。

加算器５０２では、過去１２ビット分の履歴である単一サイクル同期ワード一致信号Ｓ２の内容と、単一サイクル同期ワード一致信号Ｓ２の内容との１３個の単一サイクル同期ワード一致信号Ｓ２のうち、有意な単一サイクル同期ワード一致信号の数が逐次求められる。

つまり、加算器５０２において、現在入力された単一サイクル同期ワード一致信号Ｓ２の内容と、現在よりも１２ビット分前の単一サイクル同期ワード一致信号Ｓ２の履歴のうち、同期ワードと一致した一致ビット数（同期ワード一致サイクル数Ｓ２１）が求められ、その同期ワード一致サイクル数（「０」〜「１２」の値を取り得るので、４ビット表記）Ｓ２１が、大小比較器５０６、レジスタ５０３及び大小比較器５０４に与えられる。

また、大小比較器５０６は、閾値レジスタ５０５に格納されている一致区間長閾値Ｌが入力されており、大小比較器５０６において、加算器５０２からの同期ワード一致サイクル数Ｓ２１は、一致区間長閾値Ｌと比較され、同期ワード一致サイクル数Ｓ２１が一致区間長閾値Ｌを超えた場合、有意な複数サイクル同期ワード一致信号Ｓ２２が同期ワード終了区間検出器５０７に与えられる。

例えば、同期ワード一致サイクル数Ｓ２１が、一致区間長閾値Ｌを超えている場合、複数サイクル同期ワード一致信号Ｓ２２は「１」がセットされ、それ以外の場合、複数サイクル同期ワード一致信号Ｓ２２は「０」がセットされる。

また、加算器５０２からの同期ワード一致サイクル数Ｓ２１は、レジスタ５０３及び大小比較器５０４に逐次与えられる。

ここで、レジスタ５０３は、１３ＭＨｚクロックが入力されるようになっており、加算器５０２からの同期ワード一致サイクル数Ｓ２１を１クロックサイクル格納するものである。レジスタ５０４は、１サイクルだけ格納することができるので、同期ワード区間の終わりを認識させることができる。また、レジスタ５０３により格納された１クロックサイクル前の同期ワード一致サイクル数Ｓ２１は、大小比較器５０４に与えられる。

大小比較器５０４において、直前（１サイクル区間前）の同期ワード一致サイクル数Ｓ２１と、現在の同期ワード一致サイクル数とが大小比較され、現在の同期ワード一致サイクル数Ｓ２１が、直前の同期ワード一致サイクル数Ｓ２１を下回った時点で、有意とする同期ワード区間終了信号が同期ワード終了区間検出器５０７に与えられる。

これにより、同期ワード区間の終わりを認識することができる。

例えば、現在の同期ワード一致サイクル数Ｓ２１が、直前の同期ワード一致サイクル数Ｓ２１を下回った時点で、同期ワード区間終了信号を「１」にセットし、それ以外の場合には、同期ワード区間終了信号を「０」にセットする。

上述したように、同期ワード終了区間検出器５０７には、大小比較器５０６から複数サイクル同期ワード一致信号Ｓ２２と、大小比較器５０４から同期ワード区間終了信号とが与えられる。

同期ワード終了区間検出器５０７では、有意な複数サイクル同期ワード一致信号Ｓ２２が与えられ、かつ、有意な同期ワード区間終了信号が与えられたとき、ベースバンド信号Ｓ１に含まれている同期ワードの検出とみなし、有意な同期ワード終了区間検出信号Ｓ２３が同期ワード位相レジスタ５１４に与えられる。

同期ワード終了区間検出信号Ｓ２３は、同期ワード位相Ｓ３を求めるためのトリガ信号として使用される。つまり、この同期ワード掲出信号Ｓ２３は、後述する同期ワード位相レジスタ５１４に同期ワード位相Ｓ３を格納するためのロードイネーブル信号として入力する。

一方、同期ワード一致検出器４からの単一サイクル同期ワード一致信号Ｓ２は、インクリメント制御部５０９にも与えられる。

インクリメント制御部５０９に単一サイクル同期ワード一致信号Ｓ２が入力すると、インクリメント制御部５０９は、同期ワード区間カウンタ５１０のカウント値のインクリメントを開始するように制御する。

ここで、同期ワード区間カウンタ５１０は、１３ＭＨｚクロックが入力されるようになっており、インクリメント制御部５０９の制御により、カウンタ値をカウントアップし、同期ワードの区間長を計数するものである。

同期ワード区間カウンタ５１０は、インクリメント制御部５０９に単一サイクル同期ワード一致信号Ｓ２が入力した時点で、カウント値を「１」に初期化し、大小比較器５０４からの同期ワード区間終了信号が有意になるまで、カウント値を「１」ずつカウントアップするものであり、カウントアップされたカウンタ値は、演算回路５１１に与えられる。

また、位相カウンタ５０８は、１３ＭＨｚクロックが到来する毎に、「０」〜「１２」の範囲で巡回的にカウントアップするものであり、位相カウンタ５０８によりカウントアップされたカウンタ値は、加算器５１２に与えられる。

位相カウンタ５０８の内容と、同期ワード区間カウンタ５１０の内容とは、以下に示すように、同期ワード位相Ｓ３を求めるのに使用される。また、演算回路５１１、加算器５１２及びｍｏｄ１３回路５１３は、同期ワード位相Ｓ３を算出する回路である。

例えば、同期ワード位相Ｓ３は
（位相カウンタの内容−同期ワード区間カウンタの内容÷２） ｍｏｄ１３
に従って算出される。

つまり、同期ワード区間カウンタ５１０の内容は、演算回路５１１に与えられ、演算回路５１１により、そのカウンタ内容が「２」で割られ、その「２」で割られた内容が加算器５１２に与えられる。

加算器５１２では、位相カウンタ５０８のカウンタ値と、演算回路５１１から演算結果を受け取り、位相カウンタ５０８の内容から演算回路５１１の演算結果を引いた値が求められ、ｍｏｄ１３回路５１３に与えられる。

ここで、ｍｏｄ１３回路５１３は、１３個（１３種類）の位相を「０」〜「１２」で区別するためのものであり、（位相カウンタの内容−同期ワード位相区間カウンタの内容÷２）で求めた値を１３で割ったときの剰余を求めるものである。

ｍｏｄ１３回路５１３により求められた演算結果は、同期ワード位相レジスタ５１４に与えられ、同期ワード位相レジスタ５１４は、同期ワード終了区間検出器５０７から有意な同期ワード終了区間検出信号Ｓ２３をトリガ信号として入力した時点のクロック位相をベースバンド信号Ｓ１の同期ワード位相Ｓ３として出力するものである。

次に、図６を参照して、同期ワード位相検出器５による同期ワード位相Ｓ３の検出動作タイミングについて説明する。

図６において、図６（Ａ）は、予め指定された同期ワードとの一致ビット数の変化を示す図であり、横軸は時間（サンプルクロックサイクル）を示し、縦軸は予め指定された同期ワードとの一致ビット数を示す。

また、図６（Ｂ）は、同期ワード一致検出器４から与えられる単一サイクル同期ワード一致信号Ｓ２を示し、図６（Ｃ）は、位相カウンタ５０８により巡回的にカウントアップされるカウンタ内容を示す。

同期ワード検出器５に入力された単一サイクル同期ワード一致信号Ｓ２が、インクリメント制御部５０９に入力すると、インクリメント制御部５０９の制御により、同期ワード区間カウンタ５１０のカウンタ値が「１」に初期化され、カウント値のインクリメントが開始される（図６（Ｄ）参照）。

また、図６（Ｅ）において、ウィンドウ区間ｉは、１３（Ｎ）クロックサイクル数に相当する区間を示し、一致サイクル数は、１３クロックサイクル区間における同期ワード一致サイクル数Ｓ２１の数（すなわち、加算器５０２からの出力）を示す。

同期ワード終了区間検出器５０７において、大小比較器５０６において閾値Ｌを超えた場合に有意となる複数サイクル同期ワード一致信号Ｓ２２が入力され、かつ、大小比較器５０４において同期ワード一致サイクル数Ｓ２１が直前の同期ワード一致サイクル数Ｓ２１より小さくなった場合に有意となる同期ワード終了区間信号が入力された場合に、同期ワード終了区間検出信号Ｓ２３が同期ワード位相レジスタ５１４に与えられる。

同期ワード位相レジスタ５１４では、同期ワード終了区間検出器５０７から与えられた同期ワード終了区間検出信号Ｓ２３をトリガ信号とし、その時点での位相カウンタ５０８の内容と、同期ワード区間カウンタ５１０の内容とに基づいて所定の演算処理がなされて得た位相を、ベースバンド信号Ｓ１の同期ワード位相Ｓ３として出力する。

例えば、図６の例の場合、ウィンドウ区間ｉ＋６の区間で、一致サイクル数（同期ワード一致サイクル数）が直前の一致サイクル数（同期ワード一致サイクル数）よりも小さくなっているので、この時点で、同期ワード終了区間検出器５０７から同期ワード終了区間検出信号Ｓ２３が出力される。

同期ワード位相検出レジスタ５１４では、同期ワード終了区間検出信号Ｓ２３が入力された時点の位相カウンタ５０７の内容「５」と、同期ワード区間カウンタ５１０の内容「８」とに基づいて求められたクロック位相「１」を、ベースバンド信号Ｓ１の同期ワード位相Ｓ３として検出する。

そして、図６の例の場合、同期ワード位相が「１」と算出されるので、サンプルクロックの位相カウンタの値が「１」であるときに、後段のＦＩＦ０バッファ６において、ベースバンド信号Ｓ１がサンプルされ、この同期ワードに続いて入力されるペイロード信号出力７が得られる。

なお、同期ワード検出が完了したら、消費電力の低減のために、同期ワード一致検出器４及び同期ワード位相検出器５は、次の同期ワード検出要求があるまで動作を停止するようにしてもよい。

以上のように、本実施形態では、入力されたベースバンド信号と同期ワードのスライディング相関を取って、その相関が最大値付近のサンプル位相を同期ワードの検出位相とするようにしたので、雑音に強い同期ワード検出が可能である。

また、過去（Ｎ−１）ビット分の相関を履歴として記憶し、その履歴情報を用いて同期ワード位相を検出するようにしたので、更に雑音に強い同期ワード検出が可能である。

更に、相関が最大値付近のサンプル位相である同期ワードの検出位相を以降のペイロードのサンプル位相とするため、ペイロードのサンプリングも正確に行なうことができる。

（Ｂ）他の実施形態
上述した実施形態では、ブルートゥースにおけるベースバンド信号の受信構成に本発明を適用したものを示したが、本発明の適用対象は、ブルートゥース受信機に限定されるものではなく、シリアルデータのベースバンド信号を受信する回路を含む受信機にも適用することができ、その伝送路も無線に限定されることはない。

また、上述した実施形態で説明した同期ワード位相検出器の構成は、同期ワードの検出目的だけでなく、所定ワード（同期以外の用途のためのものでもよい）を一部に含むシリアルデータの受信機に適用することが可能である。

また、上述した実施形態で説明した同期ワード一致検出器４の構成を、ハードウェア量削減や消費電力低減のためにＳＲＡＭマクロを用いるようにしてもよい。

実施形態に係るブルートゥース受信機の要部構成を示すブロック図である。 実施形態に係る同期ワード一致検出器の構成図である。 従来の同期ワード位相検出器による同期ワード位相の検出動作タイミングを示す説明図（１）である。 従来の同期ワード位相検出器による同期ワード位相の検出動作タイミングを示す説明図（２）である。 本実施形態に係る同期ワード位相検出器の構成図である。 本実施形態に係る同期ワード位相検出器による同期ワード位相の検出動作タイミングを示す説明図である。

符号の説明

１…ブルートゥース受信機、２…受信アンテナ、３…ＲＦＩＣトランシーバ、
４…同期ワード一致検出器、５…同期ワード位相検出器、
６…ＦＩＦＯバッファ。

Claims (5)

1. 入力されたベースバンド信号に含まれている所定同期ワードを検出する同期ワード検出回路において、
   上記ベースバンド信号のデータの各ビットと、所定同期ワードの各ビットとの一致ビット数を求め、その一致ビット数と第1の閾値とを比較する一致ビット数比較手段と、
   上記一致ビット数比較手段の比較結果を、上記ベースバンド信号のシンボル送信速度のＮ（Ｎは２以上の整数）倍のクロック周波数でサンプリングし、比較結果の変化を検出する比較結果変化検出手段と、
   上記比較結果変化検出手段の検出結果を順次格納していく検出結果記憶手段と、
   上記検出結果記憶手段に格納されている比較結果の変化に基づいて、Ｎサイクル区間に含まれる第1の閾値を超えた検出結果の総数を検出する総数検出手段と、
   上記総数検出手段の上記検出結果総数に基づいて、所定同期ワードを検出し、それまでのサイクルの中間位相を検出位相とする同期ワード検出手段と
   を備えることを特徴とする同期ワード検出回路
2. 上記総数検出手段が、上記比較結果変化検出手段から入力された現在の１個の検出結果と、上記検出結果記憶手段に格納されている過去（Ｎ−１）個の検出結果とのＮ個の検出結果より、上記検出結果総数を検出することを特徴とする請求項１に記載の同期ワード検出回路。
3. 上記同期ワード検出手段は、
   上記検出結果総数が第２の閾値を超え、かつ、上記検出結果総数が直前サイクルよりも減少した時点で、所定同期ワードを検出し、
   検出結果が第1の閾値を超えたときから所定同期ワードの検出が終了するまでのサイクル数と、所定同期ワードの検出したときのクロック位相とに基づいて、サイクルの中間位相を検出する
   ことを特徴とする請求項１又は２に記載の同期ワード検出回路。
4. 上記一致ビット数比較手段が、
   上記ベースバンド信号を、そのシンボル送信速度のＮ倍のクロック周波数でサンプリングしたデータを順次格納していく高速サンプリングデータ記憶部と、
   上記高速サンプリングデータ記憶部に格納されているデータの中から、上記所定同期ワードのビット数に等しいだけ、しかも、相前後するデータが上記クロックのＮ個分の時間差を有するように取り出すデータ取出部と、
   取り出されたデータの各ビットと、上記所定同期ワードの各ビットとの一致ビット数を求め、その一致ビット数と閾値とを比較する一致ビット数比較部と
   を備えることを特徴とする請求項１〜３のいずれかに記載の同期ワード検出回路。
5. 入力されたベースバンド信号のシンボル送信速度のＮ（Ｎは２以上の整数）倍の周波数を有するＮ種類のクロック位相のうち、与えられたクロック位相で上記ベースバンド信号をサンプリングするサンプリング手段と、
   上記ベースバンド信号に含まれている同期ワードを検出する同期ワード検出回路とを備え、
   上記同期ワード検出回路として、請求項１〜４のいずれかに記載のワード検出回路を適用し、上記同期ワード検出回路の検出位相の情報を、上記サンプリング手段のクロック位相に反映させることを特徴とするベースバンド信号受信回路。

Images