JP2009530935A - データパケット組み立て方法及びデバイス - Google Patents
データパケット組み立て方法及びデバイス Download PDFInfo
- Publication number
- JP2009530935A JP2009530935A JP2009500815A JP2009500815A JP2009530935A JP 2009530935 A JP2009530935 A JP 2009530935A JP 2009500815 A JP2009500815 A JP 2009500815A JP 2009500815 A JP2009500815 A JP 2009500815A JP 2009530935 A JP2009530935 A JP 2009530935A
- Authority
- JP
- Japan
- Prior art keywords
- block
- register
- packet
- state
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9084—Reactions to storage capacity overflow
- H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
- H04L49/9094—Arrangements for simultaneous transmit and receive, e.g. simultaneous reading/writing from/to the storage element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9021—Plurality of buffers per packet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
少なくとも1つの第1のデータブロック記述子を第1のレジスタに書き込むステップを含み、第1の記述子の各々は、1組のブロックに属する各ブロックの状態を示す情報を有し、これによって、各ブロックの状態は、ブロックが記憶されたかどうかを示し、
上記方法はさらに、
前記1組のブロックの少なくとも一部の状態を判定して、それを第2のレジスタに記憶するステップを含み、この状態はこの1組のブロックの一部のブロックが記憶されている又は記憶されていない状態を示しており、この1組のこのブロックを含むパケットの組み立ては、第2のレジスタに記憶された識別子に従い行われる。
少なくとも1つの第2の第1のブロック記述子を第3のレジスタに書き込むステップを含み、第2の記述子の各々は第1パケットブロックが含まれているかどうかを各ブロックについて示す情報を有し、
このステップはさらに、
第3のレジスタの値・内容(コンテンツ)に基づきパケットにおける第1のブロックを判定して、第4のレジスタに第1ブロックの識別子を記憶するステップを含み、
1組のブロックを含むパケットの組み立てが第4のレジスタに記憶された識別子に従って行われる。
少なくとも1つの第3の最後のブロック記述子を第5のレジスタに書き込むステップを含み、第3の記述子の各々は最後のパケットブロックが含まれているかどうかを各ブロックについて示す情報を有し、
上記ステップはさらに、
第5のレジスタの値に基づきパケットにおける最後のブロックを判定して、送信されるべきパケットにおける最後のブロックの識別子を第6のレジスタに記憶するステップを含み、
1組のブロックを含むパケットの組み立ては第6のレジスタに記憶された識別子に従い行われる。
パケット組み立てが可能な状態と、
パケットの最後が検出されない故に、パケット組み立てが可能でない状態と、
パケットの少なくとも一部が記憶されていない及び/又は受信されていない故に、パケット組み立てが可能でない状態と
を含むセットに属している。
少なくとも1つの第1のデータブロック記述子を第1のレジスタに書き込む手段を含み、第1の記述子の各々は1組のブロックに属する各ブロックの状態を示す情報を有し、これによって、各ブロックの状態はブロックが記憶されたかどうかを示し、
このデバイスはさらに、
1組のブロックの少なくとも一部の状態を判定して、第2のレジスタに書き込む手段を含み、これによって、状態は1組のブロックの一部におけるブロックが記憶されたか記憶されていない状態を示し、
このデバイスはさらに、
第2のレジスタに記憶された状態に従い1組のブッロクを含むパケットを組み立てる手段を含む。
アクセスポイント20と、
ターミナル21及び22と
を備えている。
マイクロプロセッサ31(すなわちCPU)と、
不揮発性のROMメモリ32(“リードオンリーメモリ”)と、
RAMメモリ33(“ランダムアクセスメモリ”)と、
無線リンクで信号を送信する送信モジュール35と、
無線リンクで信号を受信する受信モジュール36と、
受信ブロック管理モジュール37と
を備えている。
レジスタ330において、デバイス3が起動したときにロードされるマイクロプロセッサ31の動作プログラムと、
レジスタ3311乃至331Nにおいて、記憶及び/又は受信した第1のMSDUブロックのN個の記述子と、
レジスタ3321乃至332Nにおいて、記憶及び/又は受信した最後のMSDUブロックのN個の記述子と、
レジスタ3331乃至333Nにおいて、記憶及び/又は正確に受信したMSDUブロックのN個の記述子と、
レジスタ334に含まれるデータ(例えばオーディオビジュアルデータ及び/若しくはファイル型データ)並びに/又はPDUと、
インデックスカウンタ335と、
現状のMSDUサイズ336と、
レジスタ337における現状のMSDU記述子に対するポインタと
を格納している。
CPU31により第1のブロック、最後のブロック、及び正確に受信したブロックの記述子を書き込むように特に意図されたレジスタ3700乃至3702を含むモジュール370を備え、レジスタ3700乃至3702の各々はバス34を介してCPU31により書き込みアクセスするためのアドレスを有し、
受信ブロック管理モジュール37はさらに、
現状のMSDUの第1のブロックの順位(すなわち番号)を識別するレジスタ3710、現状のMSDUの最後のブロックを識別するレジスタ3711、及び現状のMSDUに対応する状態レジスタ3712を有するモジュール371を備え、レジスタ3710乃至3712は、バス34を介するCPU31による読み取りアクセスのためのアドレスを各々有し、
受信ブロック管理モジュールはさらに、
モジュール370のレジスタからモジュール371のレジスタの値を判定するモジュール372を備えている。
第1(又は最後)のブロックの記述子において、1ビットは第1(又は最後)のMSDUブロックに対応し、0ビットはブロックの不在又はMSDUの第1(又は最後)のブロックでないブロックに対応し、
記憶及び/又は受信したブロックの記述子において、1ビットは記憶及び/又は受信したMSDUブロックに対応する。
フレーム(図4に概略的に示したようなフレーム)の受信の後、
接続が変化した場合(特に、複数のアプリケーションがデバイス3のデータ受信源を使用する場合)、
画定した時間間隔の終わりにおいて、
ブロックの予め決められた数の受信の後、
最後のMSDUブロックの受信の後、及び/若しくは
上記の異なる時間及び/若しくはイベント(例えば、中間ブロックが正確に受信されていないならば、最後のMSDUブロックの受信の後の所定時間経過時)の組み合わせ、
において行うことができる。
第1のビットが成功状態に対応し、MSDUが組み立てられ得る(最後のブロックが受信され、最初のブロックと最後のブロックとの間のブロックが正確に受信された)ならば、第1のビットは1であり、MSDUが組み立てられない場合には、0であり、
第2のビットが失敗状態に対応し、組み立てられるべきMSDUパケットの第1のブロックの後であり最後のブロックの前の複数のブロック(これは、正確に受信したブロックの現状の記述子に付随した複数のブロックである)の中の少なくとも1つのビットが正確に受信されなければ、第2のビットは1であり、正確に受信された場合は0であり、
第3のビットが“継続”状態に対応し、組み立てられるべきMSDUパケットの第1のブロックの後であり最後のブロック(現状の最後のブロック記述子に対応する)の前の全てのブロック(これは、正確に受信したブロックの現状の記述子に付随した全てのブロックである)が正確に受信されたならば、第3のビットは1であり、正確に受信されなければ0である。
MSDUサイズ=32.カウンタ+レジスタ3711―レジスタ3710+1
よって、MSDUパケットは、第1のMSDUブロック識別子、及びMSDUブロックの計算された数に基づいて、CPUにより組み立てられる。本発明の実施を簡単にするために、ブロックのサイズは、全てのブロックについて同じであると望ましい(できるならば、MSDUの最後のブロックを除く)。その後、CPU31は組み立てられたMSDUのデータ(又はこれらのデータに対するポインタ)を目的のアプリケーションへ送信し、ステップ43は終わる。
同期化論理演算結果が0であるならば、FFFFFFFFHと“AND”演算を行い、
第1のマスクの逆数とビット毎に“OR”演算を行い、順位が第1のブロックに対応するビットの前に位置する全てのビットを1に設定し、その後、ビット毎に“OR”演算の結果とFFFFFFFFHとの間で“AND”演算を行う。
同期化論理演算結果が0であるならば、FFFFFFFFHと“AND”演算を行い、
ビット毎に第1のマスクの逆数と“OR”演算を行い、第1のブロックに対応する順位のビットの前に位置した全てのビットを1に設定し、その後、ビット毎に“OR”演算の結果とFFFFFFFFHとの間で“AND”演算を行う。
第1のパケットブロック数(例えば、IEEE802.16規格に基づくBSN(“ブロックシーケンス番号(Block Sequence Number)”)ブロック)、
最後のパケットブロック数(例えば、IEEE802.16規格に基づくBSNブロック)、
正確に記憶又は受信したブロック記述子、及び
正確に記憶又は受信したブロック記述子の第1のビット(又はフィールド)に対応するブロック数、
に対応する。ある変形例によれば、最後のレジスタの値はデフォルト設定により、第1のレジスタ(第1のパケットブロック数)の値に対応していてもよいので、最後のレジスタ(正確に記憶又は受信したブロック記述子の第1のビット(又はフィールド)に対応するブロック数)が省略される。これら実施形態において、状態レジスタだけが電子ブロック管理モジュールによりアップデートされる。
Claims (16)
- データブロックを組み立て、少なくとも1つのデータパケットを形成する方法であって、
1組のブロックに属する各ブロックが記憶されたかどうかを各々示す、ブロックの状態を示す情報を有する、少なくとも第1のデータブロックの記述子(3702)を第1のレジスタに書き込むステップ(42)と、
前記1組のブロックの少なくとも一部の状態であって、該1組のブロックの一部におけるブロックが記憶された状態または記憶されていない状態を示す状態を判定して第2レジスタ(3712)に記憶するステップ(97、98、911)と、
前記第2のレジスタに記憶された前記状態に従い、前記1組のブロックのブロックを有するパケットを組み立てるステップ(43)と
を備えたことを特徴とする方法。 - 前記状態を判定して第2レジスタに記憶するステップは、多くとも、複数のバイナリデータとして表現される前記第1のレジスタのサイズよりも常に少ない回数のクロックサイクルで実行される基礎的なステップであることを特徴とする請求項1に記載の方法。
- 前記状態を判定して第2レジスタに記憶するステップは、多くとも1回のクロックサイクルで実行される基礎的なステップであることを特徴とする請求項2に記載の方法。
- 前記第1のレジスタの書き込みは、前記第2のレジスタの電子的なアップデートを含むことを特徴とする請求項1乃至3のいずれかに記載の方法。
- 第1のパケットブロックの位置を判定する判定ステップ(92)であって、
第1のパケットブロックが含まれているかどうかを各ブロックについて示す情報を有する、少なくとも1つの次の第1のブロックの記述子を第3のレジスタ(3700)に書き込むステップと、
前記第3のレジスタの値に基づいてパケットにおける前記第1のブロックを判定して、前記1組の前記ブロックを有するパケットの前記組み立ての基礎となる識別子を記憶した第4のレジスタ(3710)に前記第1のブロックの識別子を記憶するステップと
を含むことを特徴とする請求項1乃至4のいずれかに記載の方法。 - 前記識別子を記憶するステップは、多くとも、複数のバイナリデータとして表される前記第3のレジスタのサイズよりも常に少ない回数のクロックサイクルにおいて行われる基礎的なステップであることを特徴とする請求項5に記載の方法。
- 最後のパケットブロックの位置を判定するステップであって、
そのブロックが最後のブロックであるかどうかを各ブロックについて示す情報を有する、少なくとも1つの第3の最後のブロックの記述子を第5のレジスタ(3701)に書き込むステップと、
前記第5のレジスタの値に基づきパケットにおける前記最後のブロックを判定して、第6のレジスタ(3711)に送信されるべきパケットにおける前記最後のブロックの識別子を記憶するステップと
を含み、前記1組の前記ブロックを有するパケットを組み立てるステップは、前記第6のレジスタに記憶された前記識別子に基づき行われるステップ
をさらに備えたことを特徴とする請求項1乃至6のいずれかに記載の方法。 - 前記最後のブロックの識別子を記憶するステップは、多くとも、複数のバイナリデータとして表される前記第5のレジスタのサイズより常に少ない回数のクロックサイクルにおいて行われる基本ステップであることを特徴とする請求項7に記載の方法。
- 前記最後のブロックの識別子を記憶するステップは、前記状態を判定して第2レジスタ(3712)に記憶するステップと同時に実行することを特徴とする請求項7または8に記載の方法。
- 前記第4のレジスタ及び前記第6のレジスタの値に基づき組み立てられるべきパケットにおけるブロックの数を判定するステップをさらに備えたことを特徴とする請求項5乃至7のいずれかに記載の方法。
- 前記状態を判定して第2レジスタ(3712)に記憶するステップと最後のブロックの識別子を記憶するステップとは、前記第2レジスタに記憶された状態が、パケットが記憶されたこと及び/最後のパケットブロックが識別されていないことを示すまで繰り返されることを特徴とする請求項7乃至9のいずれかに1つに記載の方法。
- 前記第2レジスタに記憶された状態は、
パケットの組み立てが可能な状態と、
前記パケットの終わり部分が検出されていない故に、パケットの組み立てが可能でない状態と、
前記パケットの少なくとも一部が記憶されていない故に、パケットの組み立てが可能でない状態と、
前記パケットの少なくとも一部が受信されていない故に、パケットの組み立てが可能でない状態と、
を有するセットに属することを特徴とする請求項1乃至11のいずれか1つに記載の方法。 - データブロック受信ステップをさらに備え、各ブロックに付随した前記状態は前記ブロックが正確に受信されたかどうかを示すことを特徴とする請求項1乃至12のいずれかに記載の方法。
- 前記ブロックは、ワイヤレスチャネルに送信されたデータフレームにおいて受信されることを特徴とする請求項13に記載の方法。
- 前記データフレームは、IEEE802.16通信プロトコルにより送信されることを特徴とする請求項14に記載の方法。
- データブロックを組み立て、少なくとも1つのデータパケットを形成するデバイス(3)であって、
1組のブロックに属し、前記ブロックが記憶されたかどうかを示す各ブロックの状態を示す情報を各々有する、少なくとも1つの第1のデータブロックの記述子を第1のレジスタ(3702)に書き込む手段と、
前記1組の前記一部における前記ブロックが記憶又は記憶されていない状態を示し、前記1組のブロックの少なくとも一部の状態を判定して、それを第2レジスタ(3712)に記憶する手段と
を備え、
前記第2のレジスタに記憶された前記状態に基づき、前記1組の前記ブロックを有するパケットを組み立てる手段を含むことを特徴とするデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0650955 | 2006-03-20 | ||
FR0650955A FR2898752A1 (fr) | 2006-03-20 | 2006-03-20 | Procede et dispositif d'asssemblage de paquets de donnees |
PCT/EP2007/052250 WO2007107467A1 (en) | 2006-03-20 | 2007-03-09 | Method and device for data packet assembly |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009530935A true JP2009530935A (ja) | 2009-08-27 |
JP5185920B2 JP5185920B2 (ja) | 2013-04-17 |
Family
ID=37670690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009500815A Expired - Fee Related JP5185920B2 (ja) | 2006-03-20 | 2007-03-09 | データパケット組み立て方法及びデバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US8279894B2 (ja) |
EP (1) | EP2005665B1 (ja) |
JP (1) | JP5185920B2 (ja) |
KR (1) | KR101353992B1 (ja) |
CN (1) | CN101406005B (ja) |
FR (1) | FR2898752A1 (ja) |
WO (1) | WO2007107467A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102065568B (zh) * | 2009-11-17 | 2013-07-03 | 中国科学院微电子研究所 | 基于数据描述符的mac软硬件交互方法及其硬件实现装置 |
CN105450488B (zh) * | 2015-11-11 | 2019-10-22 | 深圳市冠明能源科技有限公司 | 一种数据处理方法及相关装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11215136A (ja) * | 1998-01-23 | 1999-08-06 | Sony Corp | 無線伝送方法及び無線伝送装置 |
JPH11266216A (ja) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | 無線伝送方法 |
US6327271B1 (en) * | 1997-04-30 | 2001-12-04 | Adaptec, Inc. | Programmable reassembly of data received in an ATM network |
US20040233878A1 (en) * | 2003-05-23 | 2004-11-25 | Liu Fang Cheng | Wireless network receiver and a method for the wireless network receiver to check the integrity of a received MSDU |
JP2005176234A (ja) * | 2003-12-15 | 2005-06-30 | Oki Electric Ind Co Ltd | 同期ワード検出回路及びベースバンド信号受信回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050008035A1 (en) * | 2001-11-12 | 2005-01-13 | Carl Eklund | Method and device for retransmission of transmitted units |
CN1917508B (zh) * | 2005-08-19 | 2011-01-26 | 鸿富锦精密工业(深圳)有限公司 | 无线局域网装置及其帧序列号编号方法 |
-
2006
- 2006-03-20 FR FR0650955A patent/FR2898752A1/fr active Pending
-
2007
- 2007-03-09 US US12/225,399 patent/US8279894B2/en not_active Expired - Fee Related
- 2007-03-09 EP EP07726767.2A patent/EP2005665B1/en not_active Ceased
- 2007-03-09 WO PCT/EP2007/052250 patent/WO2007107467A1/en active Application Filing
- 2007-03-09 KR KR1020087021608A patent/KR101353992B1/ko not_active IP Right Cessation
- 2007-03-09 JP JP2009500815A patent/JP5185920B2/ja not_active Expired - Fee Related
- 2007-03-09 CN CN200780010063.3A patent/CN101406005B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6327271B1 (en) * | 1997-04-30 | 2001-12-04 | Adaptec, Inc. | Programmable reassembly of data received in an ATM network |
JPH11215136A (ja) * | 1998-01-23 | 1999-08-06 | Sony Corp | 無線伝送方法及び無線伝送装置 |
JPH11266216A (ja) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | 無線伝送方法 |
US20040233878A1 (en) * | 2003-05-23 | 2004-11-25 | Liu Fang Cheng | Wireless network receiver and a method for the wireless network receiver to check the integrity of a received MSDU |
JP2005176234A (ja) * | 2003-12-15 | 2005-06-30 | Oki Electric Ind Co Ltd | 同期ワード検出回路及びベースバンド信号受信回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007107467A1 (en) | 2007-09-27 |
US20100202473A1 (en) | 2010-08-12 |
CN101406005B (zh) | 2015-03-04 |
US8279894B2 (en) | 2012-10-02 |
KR101353992B1 (ko) | 2014-01-20 |
CN101406005A (zh) | 2009-04-08 |
KR20080111000A (ko) | 2008-12-22 |
EP2005665A1 (en) | 2008-12-24 |
FR2898752A1 (fr) | 2007-09-21 |
EP2005665B1 (en) | 2014-10-08 |
JP5185920B2 (ja) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7616562B1 (en) | Systems and methods for handling packet fragmentation | |
US7782857B2 (en) | Logical separation and accessing of descriptor memories | |
US5469433A (en) | System for the parallel assembly of data transmissions in a broadband network | |
US6788680B1 (en) | Defferrable processing option for fast path forwarding | |
EP1163777B1 (en) | Method and apparatus for identifying and classifying network traffic in a high performance network interface | |
KR101332279B1 (ko) | 데이터 패킷 전송 방법 및 디바이스 | |
US6714562B1 (en) | Method and apparatus for segmenting network traffic variable length frames | |
US7212530B1 (en) | Optimized buffer loading for packet header processing | |
JP5185920B2 (ja) | データパケット組み立て方法及びデバイス | |
US7065628B2 (en) | Increasing memory access efficiency for packet applications | |
US5948079A (en) | System for non-sequential transfer of data packet portions with respective portion descriptions from a computer network peripheral device to host memory | |
EP1766630A2 (en) | Ethernet controller with excess on-board flash for microcontroller interface | |
CN113454935B (zh) | 一种线路编码方法及装置 | |
US7240175B1 (en) | Scheduling data frames for processing: apparatus, system and method | |
US20030072329A1 (en) | Segmentation of data transmission units into fixed size segments | |
CN111954265B (zh) | 一种生成包头的方法及终端、存储介质 | |
US20060004926A1 (en) | Smart buffer caching using look aside buffer for ethernet | |
US20130145068A1 (en) | Universal serial bus device for high-efficient transmission | |
US20020150105A1 (en) | Sequential feedback HEC checking method and circuit for asynchronous transfer mode (ATM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5185920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |