JP2535947B2 - マルチフレ―ム同期回路 - Google Patents
マルチフレ―ム同期回路Info
- Publication number
- JP2535947B2 JP2535947B2 JP62221399A JP22139987A JP2535947B2 JP 2535947 B2 JP2535947 B2 JP 2535947B2 JP 62221399 A JP62221399 A JP 62221399A JP 22139987 A JP22139987 A JP 22139987A JP 2535947 B2 JP2535947 B2 JP 2535947B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- synchronization
- pulse
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、デイジタル伝送装置におけるフレーム同期
方式に関し、特に１ビツト遅延シフト方式によるマルチ
フレーム同期回路に関する。
方式に関し、特に１ビツト遅延シフト方式によるマルチ
フレーム同期回路に関する。
（従来の技術） 従来のマルチフレーム同期回路の例を第２図に示す。
当該回路は、フレーム同期部とマルチフレーム同期部と
から構成されている。
当該回路は、フレーム同期部とマルチフレーム同期部と
から構成されている。
最悪同期復帰過程（フレーム同期パルスおよびマルチ
フレーム同期パルスがフレームパルスおよびマルチフレ
ームパルスの次のデータの位置にある場合からの同期復
帰過程）におけるフレーム同期部の動作例を第３図に示
す。
フレーム同期パルスがフレームパルスおよびマルチフレ
ームパルスの次のデータの位置にある場合からの同期復
帰過程）におけるフレーム同期部の動作例を第３図に示
す。
フレームカウンタ回路23により発生したフレーム同期
パルス３−２と、入力端子29から入力されたデータ３−
１のＦで表わしたフレームビツトとをフレーム同期検出
回路21により比較する。
パルス３−２と、入力端子29から入力されたデータ３−
１のＦで表わしたフレームビツトとをフレーム同期検出
回路21により比較する。
両者が不一致でしかも同期保護がはずれているとき端
子31より同期はずれ情報３−６を出力するとともに、OR
回路24へ入力されるNOR回路35の出力パルス３−３によ
り端子30から入力されるクロツク３−４が１周期分禁止
されて歯抜けクロツク３−５をつくる。この歯抜けクロ
ツク３−５によりフレームカウンタ回路23が動作し、フ
レーム同期パルス３−２を１ビツト後方にシフトさせ
る。
子31より同期はずれ情報３−６を出力するとともに、OR
回路24へ入力されるNOR回路35の出力パルス３−３によ
り端子30から入力されるクロツク３−４が１周期分禁止
されて歯抜けクロツク３−５をつくる。この歯抜けクロ
ツク３−５によりフレームカウンタ回路23が動作し、フ
レーム同期パルス３−２を１ビツト後方にシフトさせ
る。
これを繰り返し、同期が採れるとその状態でフレーム
同期パルス３−２の位置が固定され端子31からの同期は
ずれ情報３−６の出力が停止する。
同期パルス３−２の位置が固定され端子31からの同期は
ずれ情報３−６の出力が停止する。
フレーム同期がとられた後の最悪同期復帰過程におけ
るマルチフレーム同期部の動作例を第５図に示す。
るマルチフレーム同期部の動作例を第５図に示す。
マルチフレームカウンタ回路27により発生したマルチ
フレーム同期パルス５−31Xと入力端子29から入力され
たデータ５−１のＭで表わしたマルチフレームビツトと
をマルチフレーム同期検出回路25により比較する。
フレーム同期パルス５−31Xと入力端子29から入力され
たデータ５−１のＭで表わしたマルチフレームビツトと
をマルチフレーム同期検出回路25により比較する。
両者が不一致でしかも同期保護がはずれているとき端
子32よりマルチフレーム同期はずれ情報を出力するとと
もにOR回路28へ入力される。
子32よりマルチフレーム同期はずれ情報を出力するとと
もにOR回路28へ入力される。
NOR回路36の出力パルス−32Xにより端子30から入力さ
れるクロツク５−２が１周期分禁止されて歯抜けクロツ
ク５−33Xをつくる。この歯抜けクロツク５−33Xにより
マルチフレームカウンタ回路27が動作し、マルチフレー
ム同期パルス５−31Xを１ビツト後方にシフトさせる。
これを繰り返し同期が採れると、その状態でマルチフレ
ーム同期パルス５−31Xの位置が固定され、端子32から
の同期はずれ情報の出力が停止する。
れるクロツク５−２が１周期分禁止されて歯抜けクロツ
ク５−33Xをつくる。この歯抜けクロツク５−33Xにより
マルチフレームカウンタ回路27が動作し、マルチフレー
ム同期パルス５−31Xを１ビツト後方にシフトさせる。
これを繰り返し同期が採れると、その状態でマルチフレ
ーム同期パルス５−31Xの位置が固定され、端子32から
の同期はずれ情報の出力が停止する。
（発明が解決しようとする問題点） 従来のマルチフレーム同期回路では上述のようにマル
チフレームビツトを検出するために、すべての情報ビツ
トを対象として検出動作を行つているので同期がはずれ
た際に、同期復帰するまでの時間が長くなるという欠点
がある。
チフレームビツトを検出するために、すべての情報ビツ
トを対象として検出動作を行つているので同期がはずれ
た際に、同期復帰するまでの時間が長くなるという欠点
がある。
本発明の目的は上記欠点を解決するもので、同期復帰
時間の短縮化を図ることができるマルチフレーム同期回
路を提供することにある。
時間の短縮化を図ることができるマルチフレーム同期回
路を提供することにある。
（問題点を解決するための手段） 前記目的を達成するために本発明によるマルチフレー
ム同期回路は１ビツト遅延シフト方式によりマルチフレ
ーム同期を行なう装置のマルチフレーム同期回路におい
て、フレーム同期パルスを発生するフレームカウンタ回
路、前記フレームカウンタ回路のフレーム同期パルスと
入力データのフレームビツトを比較するフレーム同期検
出回路、前方および後方保護を行なうフレーム同期保護
回路ならびに前記フレーム同期検出回路での比較パルス
が一致せず、かつ前記フレーム同期保護回路の同期保護
がはずれているとき、前記フレームカウンタ回路を動作
させるクロツクの入力を禁止するNOR回路およびOR回路
よりなるゲート回路とからなるフレーム同期部と、前記
フレームカウンタ回路の出力パルスにより動作してマル
チフレーム同期パルスを発生するマルチフレームカウン
タ回路、前記マルチフレームカウンタ回路のマルチフレ
ーム同期パルスと入力データのマルチフレームビツトと
を比較するマルチフレーム同期検出回路、前方および後
方保護を行なうマルチフレーム同期保護回路ならびに前
記マルチフレーム同期検出回路での比較パルスが一致せ
ず、かつ前記マルチフレーム同期保護回路の同期保護が
はずれているとき前記マルチフレームカウンタ回路を動
作させるクロツクの入力を禁止するNOR回路およびOR回
路よりなるゲート回路とからなるマルチフレーム同期部
とから構成されている。
ム同期回路は１ビツト遅延シフト方式によりマルチフレ
ーム同期を行なう装置のマルチフレーム同期回路におい
て、フレーム同期パルスを発生するフレームカウンタ回
路、前記フレームカウンタ回路のフレーム同期パルスと
入力データのフレームビツトを比較するフレーム同期検
出回路、前方および後方保護を行なうフレーム同期保護
回路ならびに前記フレーム同期検出回路での比較パルス
が一致せず、かつ前記フレーム同期保護回路の同期保護
がはずれているとき、前記フレームカウンタ回路を動作
させるクロツクの入力を禁止するNOR回路およびOR回路
よりなるゲート回路とからなるフレーム同期部と、前記
フレームカウンタ回路の出力パルスにより動作してマル
チフレーム同期パルスを発生するマルチフレームカウン
タ回路、前記マルチフレームカウンタ回路のマルチフレ
ーム同期パルスと入力データのマルチフレームビツトと
を比較するマルチフレーム同期検出回路、前方および後
方保護を行なうマルチフレーム同期保護回路ならびに前
記マルチフレーム同期検出回路での比較パルスが一致せ
ず、かつ前記マルチフレーム同期保護回路の同期保護が
はずれているとき前記マルチフレームカウンタ回路を動
作させるクロツクの入力を禁止するNOR回路およびOR回
路よりなるゲート回路とからなるマルチフレーム同期部
とから構成されている。
（実 施 例） 以下、図面を参照して本発明をさらに詳しく説明す
る。
る。
第１図は、本発明によるマルチフレーム同期回路の実
施例を示す回路図である。フレーム同期検出回路１と、
フレーム同期保護回路２と、フレームカウンタ回路３
と、OR回路４とNOR回路15から成るフレーム同期部と、
マルチフレーム同期検出回路５とマルチフレーム同期保
護回路６と、マルチフレームカウンタ回路７とOR回路８
とNOR回路16から成るマルチフレーム同期部とから成立
つている。
施例を示す回路図である。フレーム同期検出回路１と、
フレーム同期保護回路２と、フレームカウンタ回路３
と、OR回路４とNOR回路15から成るフレーム同期部と、
マルチフレーム同期検出回路５とマルチフレーム同期保
護回路６と、マルチフレームカウンタ回路７とOR回路８
とNOR回路16から成るマルチフレーム同期部とから成立
つている。
１ビツト遅延シフト方式によりフレーム同期が採れた
後の本発明による最悪同期復帰過程におけるマルチフレ
ーム同期部の動作例を第４図に示す。
後の本発明による最悪同期復帰過程におけるマルチフレ
ーム同期部の動作例を第４図に示す。
マルチフレームカウンタ回路３により発生したマルチ
フレーム同期パルス４−２と、入力端子９から入力され
たデータ４−１のＭで表わしたマルチフレームビツトと
をマルチフレーム同期検出回路５により比較する。
フレーム同期パルス４−２と、入力端子９から入力され
たデータ４−１のＭで表わしたマルチフレームビツトと
をマルチフレーム同期検出回路５により比較する。
両者が不一致でしかも同期保護がはずれているとき、
端子12よりマルチフレーム同期はずれ情報４−６を出力
するとともに、OR回路８に入力されるNOR回路16の出力
パルス４−３により、フレームカウンタ回路３より入力
される１フレーム周期クロツク４−４が１周期分禁止さ
れて歯抜けクロツク４−５をつくる。
端子12よりマルチフレーム同期はずれ情報４−６を出力
するとともに、OR回路８に入力されるNOR回路16の出力
パルス４−３により、フレームカウンタ回路３より入力
される１フレーム周期クロツク４−４が１周期分禁止さ
れて歯抜けクロツク４−５をつくる。
この歯抜けクロツク４−５によりマルチフレームカウ
ンタ回路が動作しマルチフレーム同期パルス４−２を１
フレーム後方にシフトさせる。これを繰り返し、同期が
採れるとその状態でマルチフレーム同期パルス４−２の
位置が固定され、端子12からの同期はずれ情報４−６の
出力が停止する。
ンタ回路が動作しマルチフレーム同期パルス４−２を１
フレーム後方にシフトさせる。これを繰り返し、同期が
採れるとその状態でマルチフレーム同期パルス４−２の
位置が固定され、端子12からの同期はずれ情報４−６の
出力が停止する。
（発明の効果） 以上、説明したように本発明は、マルチフレーム同期
パルスを１フレーム後方へシフトさせるように構成され
ているので１フレームＮビツト、１マルチフレームＭフ
レームで構成されているマルチフレームの同期復帰時間
を従来回路に比較し短縮できる効果がある。
パルスを１フレーム後方へシフトさせるように構成され
ているので１フレームＮビツト、１マルチフレームＭフ
レームで構成されているマルチフレームの同期復帰時間
を従来回路に比較し短縮できる効果がある。
これを数式によつて説明する。従来の技術では、検出
ビツトがMNビツトであるので最悪同期復帰過程における
平均マルチフレーム同期復帰時間τmf0は、 τmf0＝2Tmf（MN−１）＋10Tmf＋Tf …… （Tfは平均フレーム同期復帰時間） である。
ビツトがMNビツトであるので最悪同期復帰過程における
平均マルチフレーム同期復帰時間τmf0は、 τmf0＝2Tmf（MN−１）＋10Tmf＋Tf …… （Tfは平均フレーム同期復帰時間） である。
一方、本発明では検出ビツトがＭビツトであるので最
悪同期復帰過程における平均マルチフレーム同期復帰時
間mf1は τmf1＝2Tmf（Ｍ−１）＋10Tmf＋Tf …… で表わされる。
悪同期復帰過程における平均マルチフレーム同期復帰時
間mf1は τmf1＝2Tmf（Ｍ−１）＋10Tmf＋Tf …… で表わされる。
したがつてτmf0とτmf1を比較すると τmf0−τmf1＝2Tmf（MN−Ｍ） …… となり、2Tmf（NM−Ｍ）＞０より同期復帰時間が短縮化
されていることは明らかである。
されていることは明らかである。
第１図は本発明によるマルチフレーム同期回路の実施例
を示す回路図、第２図は従来のマルチフレーム同期回路
の一例を示す回路図、第３図は第１図、第２図における
フレーム同期部の最悪同期復帰過程におけるフレーム同
期復帰動作例を示すタイミングチヤート、第４図は第１
図におけるマルチフレーム同期部の最悪同期復帰過程に
おけるマルチフレーム同期復帰動作例を示すタイミング
チヤート、第５図は第２図のマルチフレーム同期部の最
悪同期復帰過程におけるマルチフレーム同期復帰動作例
を示すタイミングチヤートである。 1,21……フレーム同期検出回路 2,22……フレーム同期保護回路 3,23……フレームカウンタ回路 4,24……OR回路 5,25……マルチフレーム同期検出回路 6,26……マルチフレーム同期保護回路 7,27……マルチフレームカウンタ回路 8,28……OR回路 9,29……データ入力端子 10,30……クロツク入力端子 11,31……フレーム同期はずれ情報出力端子 12,32……マルチフレーム同期はずれ情報出力端子 13,33……データ出力端子 14,34……クロツク出力端子 15,16,35,36……NOR回路 ３−１……データ入力端子からの入力データ ３−２……フレーム同期パルス ３−３……同期はずれパルス ３−４……クロツク入力端子からの入力クロツク ３−５……フレームカウンタ回路への入力クロツク ３−６……同期はずれ情報出力 ４−１……データ入力端子からの入力データ ４−２……マルチフレーム同期パルス ４−３……同期はずれパルス ４−４……フレームカウンタ回路の出力パルス ４−５……マルチフレームカウンタ回路への入力クロツ
ク ４−６……同期はずれ情報出力 ５−１……データ入力端子からの入力データ ５−２……クロツク入力端子からの入力クロツク ５−311〜５−31N……マルチフレーム同期パルス ５−321〜５−32N……同期はずれパルス ５−331〜５−33N……マルチフレームカウンタ回路への
入力クロツク
を示す回路図、第２図は従来のマルチフレーム同期回路
の一例を示す回路図、第３図は第１図、第２図における
フレーム同期部の最悪同期復帰過程におけるフレーム同
期復帰動作例を示すタイミングチヤート、第４図は第１
図におけるマルチフレーム同期部の最悪同期復帰過程に
おけるマルチフレーム同期復帰動作例を示すタイミング
チヤート、第５図は第２図のマルチフレーム同期部の最
悪同期復帰過程におけるマルチフレーム同期復帰動作例
を示すタイミングチヤートである。 1,21……フレーム同期検出回路 2,22……フレーム同期保護回路 3,23……フレームカウンタ回路 4,24……OR回路 5,25……マルチフレーム同期検出回路 6,26……マルチフレーム同期保護回路 7,27……マルチフレームカウンタ回路 8,28……OR回路 9,29……データ入力端子 10,30……クロツク入力端子 11,31……フレーム同期はずれ情報出力端子 12,32……マルチフレーム同期はずれ情報出力端子 13,33……データ出力端子 14,34……クロツク出力端子 15,16,35,36……NOR回路 ３−１……データ入力端子からの入力データ ３−２……フレーム同期パルス ３−３……同期はずれパルス ３−４……クロツク入力端子からの入力クロツク ３−５……フレームカウンタ回路への入力クロツク ３−６……同期はずれ情報出力 ４−１……データ入力端子からの入力データ ４−２……マルチフレーム同期パルス ４−３……同期はずれパルス ４−４……フレームカウンタ回路の出力パルス ４−５……マルチフレームカウンタ回路への入力クロツ
ク ４−６……同期はずれ情報出力 ５−１……データ入力端子からの入力データ ５−２……クロツク入力端子からの入力クロツク ５−311〜５−31N……マルチフレーム同期パルス ５−321〜５−32N……同期はずれパルス ５−331〜５−33N……マルチフレームカウンタ回路への
入力クロツク
Claims (1)
- 【請求項１】１ビツト遅延シフト方式によりマルチフレ
ーム同期を行なう装置のマルチフレーム同期回路におい
て、フレーム同期パルスを発生するフレームカウンタ回
路、前記フレームカウンタ回路のフレーム同期パルスと
入力データのフレームビツトを比較するフレーム同期検
出回路、前方および後方保護を行なうフレーム同期保護
回路ならびに前記フレーム同期検出回路での比較パルス
が一致せず、かつ前記フレーム同期保護回路の同期保護
がはずれているとき、前記フレームカウンタ回路を動作
させるクロツクの入力を禁止する、NOR回路およびOR回
路よりなるゲート回路とからなるフレーム同期部と、前
記フレームカウンタ回路の出力パルスにより動作してマ
ルチフレーム同期パルスを発生するマルチフレームカウ
ンタ回路、前記マルチフレームカウンタ回路のマルチフ
レーム同期パルスと入力データのマルチフレームビツト
とを比較するマルチフレーム同期検出回路、前方および
後方保護を行なうマルチフレーム同期保護回路ならびに
前記マルチフレーム同期検出回路での比較パルスが一致
せず、かつ前記マルチフレーム同期保護回路の同期保護
がはずれているとき前記マルチフレームカウンタ回路を
動作させるクロツクの入力を禁止するNOR回路およびOR
回路よりなるゲート回路とからなるマルチフレーム同期
部とから構成したことを特徴とするマルチフレーム同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62221399A JP2535947B2 (ja) | 1987-09-04 | 1987-09-04 | マルチフレ―ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62221399A JP2535947B2 (ja) | 1987-09-04 | 1987-09-04 | マルチフレ―ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6465944A JPS6465944A (en) | 1989-03-13 |
| JP2535947B2 true JP2535947B2 (ja) | 1996-09-18 |
Family
ID=16766147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62221399A Expired - Lifetime JP2535947B2 (ja) | 1987-09-04 | 1987-09-04 | マルチフレ―ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535947B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0727591B1 (en) * | 1994-09-02 | 2000-04-19 | Hino Jidosha Kogyo Kabushiki Kaisha | Drum brake |
| EP0737823B1 (en) * | 1994-10-28 | 2002-03-13 | Hino Jidosha Kogyo Kabushiki Kaisha | Disc brake |
-
1987
- 1987-09-04 JP JP62221399A patent/JP2535947B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6465944A (en) | 1989-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535947B2 (ja) | マルチフレ―ム同期回路 | |
| US4680765A (en) | Autosync circuit for error correcting block decoders | |
| JPH03291033A (ja) | 和分復号回路 | |
| JP3829702B2 (ja) | フレーム同期装置及び方法 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JP2722634B2 (ja) | シリアルデータ伝送方式 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JPH0691524B2 (ja) | フレーム同期回路 | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| JPH0715427A (ja) | ビットアライン回路 | |
| JPH0697757B2 (ja) | 多重化方式 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JP3157536B2 (ja) | マルチフレーム検出回路 | |
| JPH05308354A (ja) | 同期クロック生成回路 | |
| JPS60240238A (ja) | 調歩同期信号のスリツプ回復方式 | |
| JPH01138831A (ja) | フレーム同期回路 | |
| JPS6248826A (ja) | フレ−ム同期方式 | |
| JPH0738551A (ja) | フレーム同期方式 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH01196931A (ja) | 同期検出回路 | |
| JPH0744510B2 (ja) | デスタッフ回路 | |
| JPH01208039A (ja) | フレーム同期回路 |