JPH04297153A - フレーム同期保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は、チャンネル切り替え時
の同期復帰動作を短縮したフレーム同期保護回路に関す
る。

【０００３】

【従来の技術】従来のフレーム同期保護回路は、図６に
示すように、データ列からフレーム同期で抽出され、入
力端子１０９から入力されるビット列を所定のフレーム
同期パターンと比較し、該フレーム同期パターンと異な
る不一致ビット数を計数する不一致ビットカウンタ１０
２、該不一致ビットカウンタ１０２で計数された不一致
ビット数ＣＱ１をアンドゲート１０７の一方の入力を介
して供給されるカウンタ制御回路１０３、および該カウ
ンタ制御回路１０３から出力されるカウントアップ信号
ＣＵおよびカウンタダウン信号ＣＤを供給され、本回路
の同期状態を示す状態カウンタ１０４を有している。

【０００４】また、入力端子１０９からのビット列はフ
レーム同期パターン検出回路１０１に供給され、該フレ
ーム同期パターン検出回路１０１から同期パターン検出
パルスＳＰが出発される。この同期パターン検出パルス
ＳＰはカウンタ制御回路１０３に供給されるとともに、
アンドゲート１０８の一方の入力に供給されている。な
お、カウンタ制御回路１０３には、状態カウンタ１０４
からの状態カウンタ値ＣＱ２も供給されているが、この
他に後述する前方保護動作用しきい値Ｔｈｐおよび後方
保護動作用しきい値Ｔｈｂが供給されている。

【０００５】状態カウンタ１０４から出力される状態カ
ウンタ値ＣＱ２は同期復帰用のデコーダ回路１０５に供
給され、デコーダ回路１０５から出力される復帰ゲート
パルスＲＰはアンドゲート１０８の他方の入力を介して
フレーム同期パルスの周期性（１フレーム同期）を検査
するためのタイミング回路であるフレームパルス発生回
路１０６にリセットパルスとして供給され、フレームパ
ルス発生回路１０６からフレームパルスＦＰが出力され
る。このフレームパルスＦＰは前記アンドゲート１０７
の他方の入力に供給されている。

【０００６】図７は図６に示す従来のフレーム同期保護
回路における同期状態遷移図であり、図８はチャンネル
切り換え時の同期引き込みタイミングを示す図である。

【０００７】図７において、丸で囲む数字は前記状態カ
ウンタ１０４が示す同期状態の状態カウンタ値ＣＱ２を
示しており、同期状態０は同期が取れている状態である
が、前記不一致ビットカウンタ１０２が計数する不一致
ビット数ＣＱ１が所定のしきい値、すなわち前方保護動
作用しきい値Ｔｈｐ以上であることが前記カウンタ制御
回路１０３により検出されると、この検出の度に該カウ
ンタ制御回路１０３からカウントアップ信号ＣＵが状態
カウンタ１０４に供給され、状態カウンタ１０４が示す
同期状態は矢印「→」で示すように０から１、１から２
、２から３、３から４、４から５というように変化する
。

【０００８】また、同期状態０，１，２，３または４に
おいて不一致ビット数ＣＱ１が所定のしきい値、すなわ
ち後方保護動作用しきい値Ｔｈｂ以下である場合には、
同期状態は先端の矢印部分が白抜きの矢印で示すように
状態０に復帰する。

【０００９】更に、状態カウンタ１０４が示す同期状態
の状態カウンタ値ＣＱ２が５になると、前記デコーダ回
路１０５から復帰ゲートパルスＲＰが出力され、この復
帰ゲートパルスＲＰがアンドゲート１０８でフレーム同
期パターン検出回路１０１からの同期パターン検出パル
スＳＰをゲートし、このゲート信号がフレームパルス発
生回路１０６をリセットし、これにより同期復帰動作を
開始し、同期状態５から４になり、ここで同期が取られ
ると、同期状態４から状態０に復帰するようになってい
る。この例では、不一致ビット数ＣＱ１が前方保護動作
用しきい値Ｔｈｐ以上となる状態が連続して５フレーム
発生して、同期状態が０から５まで変化した時に同期復
帰動作が開始するので、前方保護は５フレームであり、
また後方保護は２フレームである。

【００１０】更に詳しく説明すると、図８においてチャ
ンネル切替位置でチャンネルの切り替えが発生すると、
入力端子１０９から供給される入力ビット列の中のフレ
ーム同期パターンの位置は図８の（イ）に示すようにチ
ャンネル切替位置を境に変化するが、本フレーム同期保
護回路の前記フレームパルス発生回路１０６から出力さ
れるフレームパルスＦＰは同図の（ロ）に示すように同
じタイミングで発生し、実際のフレーム同期パターンの
位置と異なる。従って、入力端子１０９から入力される
ビット列をフレーム同期で抽出したビット列はフレーム
同期パターンと異なるので、アンドゲート１０７を介し
てゲートされる不一致ビットカウンタ１０２の不一致ビ
ット数ＣＱ１は前方保護動作用しきい値Ｔｈｐ以上とな
る。従って、カウンタ制御回路１０３は、不一致ビット
数ＣＱ１と前方保護動作用しきい値Ｔｈｐとを比較した
結果、カウントアップ信号ＣＵを図８の（ハ）に示すよ
うに出力する。このカウントアップ信号ＣＵは不一致ビ
ット数ＣＱ１が前方保護動作用しきい値Ｔｈｐ以上とな
る度に出力されるので、状態カウンタ１０４はこのカウ
ントアップ信号ＣＵを計数し、同図の（ホ）に示すよう
に同期状態を示す状態カウンタ値ＣＱ２は０から１、１
から２、２から３、３から４、４から５と変化する。

【００１１】そして、不一致ビット数ＣＱ１が前方保護
動作用しきい値Ｔｈｐ以上となる状態が５フレーム連続
して発生し（前方保護５フレーム）、カウンタ制御回路
１０３が示す同期状態の状態カウンタ値ＣＱ２が５にな
ると、この状態はデコーダ回路１０５で解説され、デコ
ーダ回路１０５が図８の（ヘ）で示すように復帰ゲート
パルスＲＰを出力する。この復帰ゲートパルスＲＰはア
ンドゲート１０８でフレーム同期パターン検出回路１０
１からの同図の（ト）で示す同期パターン検出パルスＳ
Ｐをゲートし、このゲート信号がリセットパルスとして
フレームパルス発生回路１０６に供給され、該フレーム
パルス発生回路１０６をリセットし、フレームパルス発
生回路１０６から同期パターン検出パルスに同期したフ
レームパルスＦＰを発生させる。また、この場合、カウ
ンタ制御回路１０３は状態カウンタ１０４からの状態カ
ウンタ値ＣＱ２を監視するとともに、フレーム同期パタ
ーン検出回路１０１から同期パターン検出パルスＳＰを
受信し、これによりカウンタダウン信号ＣＤを出力し、
このカウンタダウン信号ＣＤにより状態カウンタ１０４
はカウントダウンし、該状態カウンタ１０４が示す同期
状態は５から４に変化する。そして、同期状態が４にな
った後、この回路においては更に入力ビット列とフレー
ム同期パターンとの比較を行って同期の確認を２度行う
という後方保護を２フレーム行い、不一致ビットカウン
タ１０２の不一致ビット数ＣＱ１が後方保護動作用しき
い値Ｔｈｂ以下の場合には、正しい同期状態を引き込ん
だと判断して、同期状態を４から３にし、それから以降
は続けてカウンタダウン信号ＣＤを出力し、同期状態を
３，２，１，０と連続的に低減し、同期状態に復帰させ
ている。前記後方保護２フレームは、復帰動作時に新し
いフレーム同期パターンの位置を一度引き込んだ後に、
もう一度、１フレーム後にフレーム同期パターンがある
か否の同期を検査するものであり、これにより偽のフレ
ーム同期パターン（すなわち、たまたま他のデータがそ
のフレームのみ、フレーム同期パターンと一致している
もの等）をスキップして、正しいフレーム同期パターン
の位置を検出するものである。

【００１２】なお、図８の（ト）に示す同期パターン検
出パルスＳＰは、入力ビット中に偽のフレーム同期パタ
ーンが同図の（イ）に示すように混在し、これにより偽
の同期パターン検出パルスＳＰが検出され、この偽の同
期パターン検出パルスＳＰに同期したフレームパルスＦ
Ｐがフレームパルス発生回路１０６から出力されている
。従って、この偽の同期パターン検出パルスＳＰに同期
してフレームパルス発生回路１０６から出力されたフレ
ームパルスＦＰを使用した場合には、次のフレームパル
スＦＰに同期した時点において入力ビット列は所定のフ
レーム同期パターンと異なるので、不一致ビットカウン
タ１０２が計数する不一致ビット数ＣＱ１は前方保護動
作用しきい値Ｔｈｐ以上となるので、カウンタ制御回路
１０３はまたカウントアップ信号ＣＵを出力する。

【００１３】この結果、図８では、状態カウンタ１０４
を示す同期状態が一度４になった後に、再度５に戻り、
この５の状態において復帰ゲートパルスＲＰが再度入力
されている。この復帰ゲートパルスＲＰが出力された後
は、上述したと同様に、カウンタ制御回路１０３からカ
ウンタダウン信号ＣＤが出力され、これにより状態カウ
ンタ１０４はカウントダウンし、その同期状態は４にな
る。そして、この同期状態４において、次にフレームパ
ルス発生回路１０６からのフレームパルスＦＰが同期パ
ターン検出パルスＳＰと同期して出力されると、この時
の不一致ビットカウンタ１０２からの不一致ビット数Ｃ
Ｑ１は後方保護動作用しきい値Ｔｈｂ以下であるので、
カウンタ制御回路１０３はカウンタダウン信号ＣＤを続
けて出力し、状態カウンタ１０４の状態カウンタ値ＣＱ
２は３，２，１，０と低減し、同期状態に復帰する。

【００１４】

【発明が解決しようとする課題】上述した従来のフレー
ム同期保護回路では、チャンネル切り替え時に前方保護
機能のために同期引き込みに時間がかかるという問題が
ある。

【００１５】特に、データ伝送路の誤り率が高い時に備
えて、同期限界を高くするために前方保護数を大きくす
る必要がある場合に問題となる。例えば、前方保護が１
０フレーム分必要である場合には、チャンネル切り替え
時にフレーム同期路が復帰動作に入るまでに１０フレー
ム以上の長い時間がかかるという問題がある。

【００１６】本発明は、上記に鑑みてなされたもので、
その目的とするところは、チャンネル切り替え時の同期
引き込みに要する時間を短縮したフレーム同期保護回路
を提供することにある。

【００１７】［発明の構成］

【００１８】

【課題を解決するための手段】上記目的を達成するため
、本発明のフレーム同期保護回路は、データ列からフレ
ーム同期で抽出したビット列を所定のフレーム同期パタ
ーンと比較し、該パターンと異なる不一致ビット数を計
数する不一致ビットカウンタと、同期状態を示す状態カ
ウンタと、前記不一致ビットカウンタで計数した不一致
ビット数を複数のしきい値と比較する比較手段と、該比
較手段の比較結果に基づいて前記状態カウンタの計数動
作を制御する計数制御手段と、前記状態カウンタの計数
値で示される同期状態に基づいて同期復帰動作を制御す
る同期復帰制御手段とを有することを要旨とする。

【００１９】

【作用】本発明のフレーム同期保護回路では、不一致ビ
ットカウンタで計数した不一致ビット数を複数のしきい
値と比較し、この比較結果に基づいて状態カウンタの計
数動作を制御し、この状態カウンタの計数値で示される
同期状態に基づいて同期復帰動作を制御している。

【００２０】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。

【００２１】図１は本発明の一実施例に係わるフレーム
同期保護回路の回路構成を示すブロック図である。同図
に示すフレーム同期保護回路は、前述した図６に示す従
来のフレーム同期保護回路においてカウンタ制御回路１
０３に複数（本実施例では、２つ）の前方保護動作用し
きい値Ｔｈｐ１およびＴｈｐ２が供給されているもので
あり、その他の構成は同じである。

【００２２】このように２つの前方保護動作用しきい値
Ｔｈｐ１，２をカウンタ制御回路１０３に供給し、第１
の前方保護動作用しきい値Ｔｈｐ１は不一致ビットカウ
ンタ１０２の不一致ビット数ＣＱ１が例えば「１〜７ビ
ット」の場合に対応して設定し、この場合にカウンタ制
御回路１０３の制御により状態カウンタ１０４を１つず
つカウントアップし、また第２の前方保護動作用しきい
値Ｔｈｐ２は不一致ビット数ＣＱ１が例えば「８ビット
以上」の場合に対応して設定し、この場合に状態カウン
タ１０４を２つずつカウントアップするように制御し、
これにより同期復帰動作に入る時間を短縮し、同期引き
込みを迅速に行うものである。

【００２３】図２は図１に示す実施例のフレーム同期保
護回路における前方保護に関する状態遷移図であり、図
３は前述した図８に対応する図１のフレーム同期保護回
路のタイミング図である。図２において、丸で囲む数字
は前記状態カウンタ１０４の状態カウンタ値ＣＱ２で示
される同期状態を示し、通常の矢印→は不一致ビット数
ＣＱ１が第１の前方保護動作用しきい値Ｔｈｐ１（１〜
７ビット）である場合の動作を示し、先端の矢印が黒い
矢印は不一致ビット数ＣＱ１が第２の前方保護動作用し
きい値Ｔｈｐ（８ビット以上）である場合の動作を示し
ている。

【００２４】すなわち、不一致ビット数ＣＱ１が１〜７
ビットと比較的少ない場合には、状態カウンタ１０４の
カウントアップは１つずつ行われるのに対して、不一致
ビット数ＣＱ１が８ビット以上と大きい場合には、状態
カウンタ１０４のカウントアップを２つずつ行って、迅
速に同期復帰状態まで移行させ、これにより同期引き込
みを迅速に行うようにしているものである。この例では
、前方保護は３フレームであり、チャンネルを切り替え
てから、４フレーム以下で復帰動作に入る。なお、フレ
ーム同期符号を例えば２４ビットとすると、チャンネル
切替時に８ビット以上誤っている確率は高いので、その
同期引き込みは図３のようになる。

【００２５】この実施例に示すフレーム同期保護回路の
後方保護動作は特に示していないが、前述した図６のフ
レーム同期保護回路と同じ２フレームである。

【００２６】図４および図５は本発明の他の実施例の状
態遷移図およびタイミング図である。

【００２７】この実施例では、前方保護を１０フレーム
とし、前方保護における前方保護動作用しきい値Ｔｈｐ
として図１の実施例と同様に不一致ビット数ＣＱ１が１
〜７ビットの場合の第１の前方保護動作用しきい値Ｔｈ
ｐ１と不一致ビット数ＣＱ１が８ビット以上の場合の第
２の前方保護動作用しきい値Ｔｈｐ２を設けている。不
一致ビット数ＣＱ１が第１の前方保護動作用しきい値Ｔ
ｈｐ１（１〜７ビット）の場合には、状態カウンタ１０
４のカウントアップを１つずつ行い、不一致ビット数Ｃ
Ｑ１が第２の前方保護動作用しきい値Ｔｈｐ２（８ビッ
ト以上）の場合には、状態カウンタ１０４のカウントア
ップを３つずつ行い、迅速に同期復帰状態まで移行させ
、これより同期引き込みを迅速に行っている。

【００２８】この実施例に示すように、前方保護が１０
フレームの場合には、従来復帰動作に入るまでにチャン
ネル切替時から１０フレーム以上かかったものであるが
、８ビット以上不一致の場合に、状態カウンタ１０４の
カウントアップ動作を３つずつ行うことにより、前方保
護は等価的に４フレーム以下に短縮することが可能とな
る。

【００２９】なお、上記実施例では、前方保護動作用し
きい値Ｔｈｐを２つ設けた場合について説明しているが
、本発明はこれに限定されるものでなく、２つ以上複数
設け、各前方保護動作用しきい値に応じて復帰動作を制
御することができるものである。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
不一致ビットカウンタで計数した不一致ビット数を複数
のしきい値と比較し、この比較結果に基づいて状態カウ
ンタの計数動作を制御し、この状態カウンタの計数値で
示される同期状態に基づいて同期復帰動作を制御してい
る。具体的には、不一致ビット数と複数のしきい値との
比較の結果、不一致ビット数が小さい場合には、状態カ
ウンタの計数動作を遅く制御し、不一致ビット数が大き
い場合には、状態カウンタの計数動作を速く制御するこ
とにより、同期復帰動作を迅速化することができ、同期
引き込みに要する時間を短縮することができる。同期限
界を高めるために前方保護数を大きくしたフレーム同期
保護回路に対しては特に有効である。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるフレーム同期保護回
路の回路構成を示すブロック図である。

【図２】図１のフレーム同期保護回路の前方保護に関す
る状態遷移図である。

【図３】図１のフレーム同期保護回路のタイミング図で
ある。

【図４】本発明の他の実施例のフレーム同期保護回路の
前方保護に関する状態遷移図である。

【図５】図４のフレーム同期保護回路のタイミング図で
ある。

【図６】従来のフレーム同期保護回路の回路構成を示す
ブロック図である。

【図７】図６のフレーム同期保護回路の状態遷移図であ
る。

【図８】図６のフレーム同期保護回路のタイミング図で
ある。

【符号の説明】

１０１　　フレーム同期パターン検出回路１０２　　不
一致ビットカウンタ １０３　　カウンタ制御回路 １０４　　状態カウンタ １０５　　デコーダ回路 １０６　　フレームパルス発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データ列からフレーム同期で抽出した
   ビット列を所定のフレーム同期パターンと比較し、該パ
   ターンと異なる不一致ビット数を計数する不一致ビット
   カウンタと、同期状態を示す状態カウンタと、前記不一
   致ビットカウンタで計数した不一致ビット数を複数のし
   きい値と比較する比較手段と、該比較手段の比較結果に
   基づいて前記状態カウンタの計数動作を制御する計数制
   御手段と、前記状態カウンタの計数値で示される同期状
   態に基づいて同期復帰動作を制御する同期復帰制御手段
   とを有することを特徴とするフレーム同期保護回路。