JP4952488B2 - 同期追従回路 - Google Patents

Description

本発明は、通信機等の復調回路に用いられる同期追従回路に関するものである。

通信において、送信機から送られた信号を受信機で復調するために、受信機側で、受信した信号に対して同期をとる必要がある。同期には、期待している信号が到来していること検知して復調動作を開始する同期捕捉と、復調の最中に同期ずれをモニタして随時同期補正を行う同期追従の二つの動作が要求され、どちらも受信機の性能を左右する重要な要素である。

図９は、従来の同期追従回路の構成図である。

図９において、１０は、ベースバンドアナログ信号をサンプリングして量子化し、出力するＡ／Ｄ変換回路である。２０は、同期捕捉時において、再生クロック、再生クロックより１クロック早いｅａｒｌｙクロック、及び再生クロックより１クロック遅いｌａｔｅクロックを出力するクロック再生回路である。３０は、クロック再生回路２０から出力される３本のクロック信号の位相をシフトさせる位相シフト回路である。４０は、Ａ／Ｄ変換回路１０から出力されるデータを、位相シフト回路３０から出力されるクロックで２次サンプリングを行う２次サンプリング回路である。５０は、２次サンプリング回路４０から出力される各クロックタイミングの信号の振幅比較など行い、位相ずれを検出し、それに応じた制御信号を出力する位相ずれ検出回路である。６０は、２次サンプリング回路４０から出力されるデータのうち、再生クロックで２次サンプリングされたデータを入力し、復調を行う復調回路である。

上記した従来の同期追従動作について説明する。

まず、有効なベースバンド信号に対して同期捕捉に成功した時点で、クロック再生回路２０から、再生クロック、ｅａｒｌｙクロック、ｌａｔｅクロックが出力され始める。これらのクロックは、受信が終わるまでずっと一定間隔（チップ間隔）で出力され続ける。位相シフト回路３０では、まずは位相シフトを行わずに、入力される各クロックをそのまま出力する。２次サンプリング回路４０では、Ａ／Ｄ変換回路１０からの出力を、位相シフト回路３０から出力される各クロックで２次サンプリングして出力する。今、同期が正確にとれていると仮定すると、２次サンプリング回路４０から出力される信号のうち、再生クロックでサンプリングされたデータが最もＳＮ比が高く、信頼できるデータとなる。

復調回路６０では、このデータを用いて復調を行う。しかし、時間が経つにつれ、送受信機間のマスタークロックのずれにより、受信信号との同期が次第にずれていく。そのずれ量が、例えば、位相シフト回路３０から出力されるｅａｒｌｙクロックで２次サンプリングされたデータの方が再生クロックで２次サンプリングされたデータよりＳＮ比が高くなるまでに至ったとすると、復調回路６０に入力されるデータは、再生クロックで２次サンプリングされたデータよりもｅａｒｌｙクロックでサンプリングされたデータの方が望ましいことになる。このとき、位相ずれ検出回路５０は位相ずれを検出し、位相ずれを知らせる信号を出力する。この信号が位相シフト回路３０に伝えられると、位相シフト回路３０は現在のｅａｒｌｙクロックが新しい再生クロックとなるように位相をずらす。このとき、新しいｅａｒｌｙクロックおよび新しいｌａｔｅクロックは、それぞれ新しい再生クロックより１クロック早いクロックおよび新しい再生クロックより１クロック遅いクロックとなる。

このような動作をすることにより、２次サンプリング回路４０では、それまでｅａｒｌｙクロックでサンプリングされていたデータが、新しい再生クロックでサンプリングされることになり、これを復調回路６０に渡せば、ＳＮ比が高いデータを用いて復調ができることになる。このように再生クロックを１クロックずつずらしながら同期追従動作を行う例は、例えば（特許文献１）に示すような方法がある。
特開平８−３３５８９２号公報

しかしながら、上記従来の構成では、再生クロックを一定間隔で出力しているため、送信機のクロック精度があまり良くない（例えば、数％〜２０％程度）通信（例えば、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）など）においては、受信信号に受信回路動作を追従させることが極めて困難であるという問題があった。

本発明は、受信信号からビット周期を推定し、その推定したビット周期をもとにタイミングを調整して再生クロックを出力する回路構成であり、同期ずれを検出した際には推定ビット周期を増減させることで高速かつ高精度な追従動作ができる同期追従回路を提供することを目的とする。

本発明は、受信したＩＱ信号に対して同期を確立する同期捕捉回路と、同期捕捉時に推定したビット周期を記憶するビット周期記憶回路と、推定したビット周期を用いてシンボルクロック及びその前後のタイミングを通知するシンボルクロック再生回路と、シンボルクロック再生回路から出力されるタイミングで、受信したＩＱ信号を２次サンプリングする２次サンプリング回路と、２次サンプリング回路から出力される２次サンプリングデータを用いて参照信号との相関演算を行って相関値を出力する相関演算回路と、シンボルタイミング及びその前後のタイミングの相関値を比較し、最大相関値を与えるタイミングを出力する比較回路と、相関演算回路から出力される相関値をもとにデータ判定を行うデータ判定回路とを備える構成とした。

これによりクロック精度があまり良くない通信においても、高速かつ高精度な追従動作ができる同期追従回路を提供することができる。

本発明によれば、推定ビット周期を増減させることで同期追従を行うため、クロック精度があまり良くない通信においても、高速かつ高精度な同期追従回路を実現できる。

以下、本発明の実施の形態について図面を用いて説明する。なお、下記複数の実施の形態は、関連する部分については相互に利用可能である。

（実施の形態１）
本実施の形態では、ＲＦＩＤリーダーライターに適用する場合を例に挙げ、以下に説明する。

ＲＦＩＤのシステムでは、リーダーライターがタグに格納されている情報を読み出して物品管理などを行うが、タグをできる限り簡単な回路で安価に製造するため、タグのクロック精度は、規格上大きく許容されている。他の無線通信と比較すると、例えば、ＩＥＥＥ８０２．１１ｂ規格の無線ＬＡＮにおけるクロック精度は±２５ｐｐｍ以内に制限されているが、ＲＦＩＤの規格であるＥＰＣ ｇｌｏｂａｌ Ｃｌａｓｓ１ Ｇｅｎｅｒａｔｉｏｎ２では最大±２２％ものクロックずれを許容しており、これらの違いはおよそ１０００倍近くにもなる。したがって、ＲＦＩＤリーダーライターの受信回路には、他の無線通信よりもはるかに広範囲な同期捕捉・追従性能が求められることになり、本実施の形態では、これに適応できるものとなっている。

図１は、本発明の実施の形態１における同期追従回路を含む復調回路の構成図である。

図１において、１１０は、所望信号を検出するためのしきい値を決定するしきい値決定回路である。１２０は、受信したＩＱ信号としきい値を入力し、受信信号に対して初期同期を捕捉し、推定したビット周期とシンボルタイミングを出力する同期捕捉回路である。１３０は、推定したビット周期を記憶し、制御信号を入力すると記憶しているビット周期の値を増減できるビット周期記憶回路である。１４０は、同期捕捉回路１２０から出力されるタイミング信号とビット周期記憶回路１３０に格納されている推定したビット周期をもとにシンボルクロックを出力するシンボルクロック再生回路である。

１５０及び１５１は、シンボルクロック再生回路１４０が出力する再生シンボルクロックでＩ、Ｑ信号をサンプリングする２次サンプリング回路である。１６０は、２次サンプリング回路１５０及び１５１でサンプリングされたデータに対して相関演算を行う相関演算回路である。１７０は、相関演算回路１６０から出力される相関値の大小比較を行い、その結果を出力する比較回路である。１８０は、相関演算回路１６０から出力される相関値をもとに、データ判定を行い、復調データを出力するデータ判定回路である。

以上のように構成された、図１に示す回路の動作を説明する。

まず、リーダーライターが受信モードに移行すると、しきい値決定回路１１０にてしきい値を決定し、同期捕捉回路１２０にて初期同期の捕捉を行う。タグからリーダーライターへの送信する際の符号化をミラーサブキャリア符号に設定しておくと、リーダーライターでの受信ＩＱ信号の先頭部分は正と負の繰り返し波形となるため、この定期的な繰り返しを検出することで初期同期を捕捉する。同期捕捉回路の一例を図２に示す。

図２は、本発明の実施の形態１における同期補足回路の構成図である。

図２において、２１０は、受信したＩＱ信号を合成する合成回路である。この合成式としては、｜Ｉ（ｎ）｜＋｜Ｑ（ｎ）｜、またはＩ（ｎ）²＋Ｑ（ｎ）²、または、｜Ｉ（ｎ）＋Ｉ（ｎ＋１）｜＋｜Ｑ（ｎ）＋Ｑ（ｎ＋１）｜、または（Ｉ（ｎ）＋Ｉ（ｎ＋１））²＋（Ｑ（ｎ）＋Ｑ（ｎ＋１））²などが考えられる（ｎはオーバーサンプリングされたサンプルの番号を示す自然数）。

なお、ＩＱ信号の位相が変化してもその振幅を評価できるような計算式であればよく、合成回路２１０に用いる合成式はここに示した計算式に限定されるものではない。

ピーク検出回路２２０では、合成回路２１０から出力される信号のピーク値を検出する。比較回路２３０では、ピーク検出回路２２０で検出されたピーク値が、しきい値決定回路１１０から入力されるしきい値より大きいか否かを評価する。しきい値より大きければ、カウンタ２４０に通知する。

ここで、このしきい値は、タグからの信号を検出できる程度の値である必要があり、しきい値決定回路１１０は、例えば、タグの応答が返ってくる直前の無信号期間のノイズレベルを検出し、その最大値より大きい値をしきい値として設定する回路を構成することで実現できる。あるいは、各タグからの受信信号レベルを検出し、そのレベルに応じたしきい値をその都度設定する回路を構成することで実現できる。あるいは、各タグからの受信信号におけるプリアンブル信号のバースト部の信号レベルを任意の期間モニタし、その期間の最大値より小さい値をしきい値として設定する回路を構成することで実現できる。あるいは、タグの応答にパイロットトーンを付加させ、そのパイロットトーンの信号レベルを任意の期間モニタし、その期間の最大値より小さい値（例えば、最大値の２分の１）をしきい値として設定する回路を構成することで実現できる。あるいは、各タグからの受信信号におけるプリアンブル信号のバースト部の任意の数のピークの値を検出し、それら複数のピークの平均値より小さい値をしきい値として設定する回路を構成することで実現できる。あるいは、タグの応答にパイロットトーンを付加させ、そのパイロットトーン部の任意の数のピークの値を検出し、それら複数のピーク値の平均値より小さい値（例えば、ピーク値の平均値の２分の１）をしきい値として設定する回路を構成することで実現できる。なお、もしリーダーライターが複数のアンテナを切り替えるような制御を行う場合は、少なくともアンテナ切替の度にノイズレベルを再検出してしきい値を再設定するものとすれば、アンテナが変わることによるノイズの変化に対応することができる。また、ある一定期間、タグからの応答を受信できなかった場合は、再度ノイズレベルの検出を行い、しきい値を再設定することでしきい値の誤設定による通信不良を回避することができる。

カウンタ２４０では、ＩＱ合成信号のピーク間隔をカウントして出力する。同期検出回路２５０では、カウンタ２４０から出力されるピークの間隔が二つ或いはそれ以上連続して一定の範囲内にあるときに所望信号が到来していると判断し、同期を検出する。例えば、ある時点でのピーク間隔が１５クロックの長さであったとし、その直後にピーク間隔が１５±１クロックの範囲で二つ或いはそれ以上連続して到来すると、所望の信号が来ていると判断し、そのピーク間隔からビット周期を推定し、出力することで初期同期を確立する。

このとき、シンボルクロックのタイミングを知らせるイネーブル信号も出力する。推定ビット周期は、ミラーサブキャリアの設定値Ｍによってその長さが異なる。

設定値Ｍは、ＥＰＣ ｇｌｏｂａｌ Ｃｌａｓｓ１ Ｇｅｎｅｒａｔｉｏｎ２規格で規定されており、リーダーライターが設定する値である。図３に設定値Ｍとミラーサブキャリア符号の対応を示す。

図３は、本発明の実施の形態１におけるミラーサブキャリア符号の説明図である。

図３に示すように、ピーク間隔はシンボル長に相当するため、ビット周期は、Ｍ＝２の場合はシンボル長の４倍、Ｍ＝４の場合はシンボル長の８倍、Ｍ＝８の場合はシンボル長の１６倍となる。同期検出回路２５０は、設定値Ｍの値に応じて、複数のピーク間隔からビット周期を推定する。

初期同期を確立すると、同期がはずれないように、同期追従を開始する。以下に、同期追従の詳細な動作を説明する。

シンボルクロック再生回路１４０は、同期捕捉回路１２０からのイネーブル信号を受けた後、ビット周期記憶回路１３０に記憶されている推定ビット周期を用いて、算出された間隔でシンボルクロックを出力する。シンボルクロックを出力する間隔は、設定値Ｍ＝２、４、８それぞれに対し、推定したビット周期をそれぞれ４、８、１６で除算した間隔となる。このとき、除算した結果が割り切れないときは、なるべくまんべんなく剰余分のクロックを振り分けるようにする。

２次サンプリング回路１５０、１５１では、再生されたシンボルクロックをもとに、シンボルクロックとその前後のタイミングでＩＱ信号をサンプリングする。相関演算回路１６０では、シンボルクロックとその前後のタイミングの３つのタイミングについて相関演算を行い、その演算結果を出力する。この演算式には、同期が正確であるほど大きな相関値を示すようなものが要求される。同時に、データ判定にも寄与するものであることが望ましい。この演算式として、例えば、図３に示したようにミラーサブキャリア符号がビットの前半と後半とで位相が１８０度反転していることに着目し、２次サンプリングしたデータを用いてビットの前半の合成ベクトルとビットの後半の合成ベクトルを求め、それらの内積の正負でデータを判定し、またその絶対値で同期確度を評価できる下記のような式を用いることで実現できる。

Ｍ＝２のとき
（Ｉ１−Ｉ２）（Ｉ３−Ｉ４）＋（Ｑ１−Ｑ２）（Ｑ３−Ｑ４）
Ｍ＝４のとき
（Ｉ１−Ｉ２＋Ｉ３−Ｉ４）（Ｉ５−Ｉ６＋Ｉ７−Ｉ８）＋（Ｑ１−Ｑ２＋Ｑ３−Ｑ４）（Ｑ５−Ｑ６＋Ｑ７−Ｑ８）
Ｍ＝８のとき
（Ｉ１−Ｉ２＋Ｉ３−Ｉ４＋Ｉ５−Ｉ６＋Ｉ７−Ｉ８）（Ｉ９−Ｉ１０＋Ｉ１１−Ｉ１２＋Ｉ１３−Ｉ１４＋Ｉ１５−Ｉ１６）
＋（Ｑ１−Ｑ２＋Ｑ３−Ｑ４＋Ｑ５−Ｑ６＋Ｑ７−Ｑ８）（Ｑ９−Ｑ１０＋Ｑ１１−Ｑ１２＋Ｑ１３−Ｑ１４＋Ｑ１５−Ｑ１６）
上記Ｉ１〜Ｉ１６、Ｑ１〜Ｑ１６は２次サンプリングされたＩＱデータであり、その２次サンプリングの様子を図４〜図６に示す。

図４〜図６は、本発明の実施の形態１における２次サンプリングの説明図であり、図４は設定値Ｍ＝２の場合を、図５は設定値Ｍ＝４の場合を、図６は設定値Ｍ＝８の場合をそれぞれ示している。

図４を用いてＭ＝２の場合について説明すると、ビットの前半の合成ベクトルは（Ｉ１−Ｉ２，Ｑ１−Ｑ２）、ビットの後半の合成ベクトルは（Ｉ３−Ｉ４，Ｑ３−Ｑ４）となる。これらの合成ベクトルの値は、データ０の場合は、ビットの前半が（２Ａ，２Ａ）、ビットの後半が（２Ａ，２Ａ）、データ１の場合は、ビットの前半が（２Ａ，２Ａ）、ビットの後半が（−２Ａ，−２Ａ）となる。これら合成ベクトルのデータ０とデータ１の違いを見てみると、データ０の場合は前半と後半の合成ベクトルの位相差は０度であるのに対し、データ１の場合は前半と後半の合成ベクトルの位相差は１８０度である。実際には同期ずれやノイズの影響などにより、位相差は様々な値をとるが、データ判定としては、位相差が９０度より小さい場合はデータ０、９０度より大きい場合はデータ１とすればよい。二つのベクトルの位相差が９０度より小さいか大きいかは、それら二つのベクトルの内積が正か負かで評価できる。

つまり、データ判定回路１８０では、上記した相関演算の結果が正であればデータ０、負であればデータ１と判定する。上記した例では、データ０の場合の内積は８Ａ²、データ１の場合の内積は−８Ａ²となり、上記の演算式でデータ判定ができることがわかる。Ｍ＝４およびＭ＝８についても同様にデータの判定を行うことができる。

次に、図７を用いてＭ＝２の場合の同期追従について説明する。

図７は、本発明の実施の形態１における２次サンプリングの説明図であり、シンボルレートに対して５倍のオーバーサンプリングを行っている様子について示したものである。なお、オーバーサンプリングは２以上の自然数であれば、何倍でもよい。

同期追従を行うためには、シンボルクロック及びその前後のクロックで２次サンプリングしたＩＱデータを用いて相関演算を行う。

今、図７において、再生シンボルクロック（ａ）のタイミングでシンボルクロックが再生されているとすると、再生シンボルクロックでサンプリングされるＩＱデータは、（Ｉ１，Ｑ１）、（Ｉ２，Ｑ２）、（Ｉ３，Ｑ３）、（Ｉ４，Ｑ４）・・・となる。また、再生シンボルクロックより１サンプル早いタイミングでのＩＱデータは、（Ｉ１Ｅ１，Ｑ１Ｅ１）、（Ｉ２ Ｅ１，Ｑ２Ｅ１）、（Ｉ３Ｅ１，Ｑ３Ｅ１）、（Ｉ４Ｅ１，Ｑ４Ｅ１）・・・となり、再生シンボルクロックより１サンプル遅いタイミングでのＩＱデータは、（Ｉ１Ｌ１，Ｑ１Ｌ１）、（Ｉ２Ｌ１，Ｑ２Ｌ１）、（Ｉ３Ｌ１，Ｑ３Ｌ１）、（Ｉ４Ｌ１，Ｑ４Ｌ１）・・・となる。

これら３つのタイミングの相関演算を相関演算回路１６０で実施し、比較回路１７０において、各タイミングでの相関値の絶対値の大小比較を行う。再生シンボルクロックが図７の再生シンボルクロック（ａ）のとき、その前後のタイミングでの各ＩＱデータの絶対値は、再生シンボルクロックでサンプリングされたものより小さい値となっているため、比較回路１７０での比較の結果は、再生シンボルクロックのタイミングでの相関値が最も大きいと判断される。このとき、再生シンボルクロックのタイミングは正しいと判断され、次のビットのサンプリングはこの再生シンボルクロックのタイミングを継承する。

しかし、もし再生シンボルクロックが、例えば図７の再生シンボルクロック（ｂ）のようにずれてしまった場合は、比較回路１７０は、再生シンボルクロックより１サンプルタイミング遅れたタイミングでの相関値が最も大きいことをビット周期記憶回路１３０に知らせる。

また、もし再生シンボルクロックが、例えば図７の再生シンボルクロック（ｃ）のようにずれてしまった場合は、比較回路１７０は、再生シンボルクロックより１サンプルタイミング早いタイミングでの相関値が最も大きいことをビット周期記憶回路１３０に知らせる。

ビット周期記憶回路１３０では、再生シンボルクロックより１サンプルタイミング遅れたタイミングでの相関値が最も大きいことを知らされると、記憶しているビット周期を増やし、再生シンボルクロックより１サンプルタイミング早いタイミングでの相関値が最も大きいことを知らされると、記憶しているビット周期を減らす。シンボルクロック再生回路１４０では、この増減されたビット周期をもとにシンボルクロックを再生することで同期追従を行う。

次に、ビット周期を増減させることで同期追従を行うことができる仕組みを説明する。

図７では、推定ビット周期が２０サンプルクロックであると推定されている場合であり、５サンプルクロック毎に再生シンボルクロックを生成している。

今、再生シンボルクロックが再生シンボルクロック（ｂ）のタイミングで出力されているとすると、前述の回路動作により、ビット周期記憶回路１３０は記憶しているビット周期を増やす。例えば、推定ビット周期を１サンプルクロック増やし、２１サンプルクロックとすると、１ビット中の４回の再生シンボルクロックのうち、３回は５サンプルクロック、１回は６サンプルクロックでシンボルクロックを生成するようにする。

また、再生シンボルクロックが再生シンボルクロック（ｃ）のタイミングで出力されているとすると、前述の回路動作により、ビット周期記憶回路１３０は記憶しているビット周期を減らす。例えば、推定ビット周期を１サンプルクロック減らし、１９サンプルクロックとすると、１ビット中の４回の再生シンボルクロックのうち、３回は５サンプルクロック、１回は４サンプルクロックでシンボルクロックを生成するようにする。このように動作することでシンボルクロックを調整し、同期追従を行う。

また、例えば、１ビット中の４回の再生シンボルクロックのうち、２回は５サンプルクロック、あとの２回は６サンプルクロックでシンボルクロックを生成するような場合、１ビット中のサンプルクロックの配分を５→５→６→６のようにすると、１ビット内のシンボルクロックに偏りが生じてしまうため、中心対称になるように、６→５→５→６あるいは５→６→６→５のような配分にすれば、偏りがなくなり、より理想に近いシンボルクロックを生成できる。

なお、ビット周期補正時の補正量は、あらかじめ設定しておいた補正量でもよいし、同期ずれ量を測定しておき、そのずれ量に応じた補正量としてもよい。

さらに、推定ビット周期の増減と同時に、サンプルクロックを数え始めるタイミングをずらすことで、より高速な同期追従を行うことができる。例えば、推定ビット周期を１サンプルクロック増やす直前に、サンプルクロックを数え始めるタイミングを１サンプルタイミング遅らせる、または推定ビット周期を１サンプルクロック減らす直前に、サンプルクロックを数え始めるタイミングを１サンプルタイミング早めるようにする。なお、ずらすタイミングは１クロックに限定するものではない。

また、あらかじめ定めておいた回数以上連続して推定ビット周期を増やした場合は、ノイズなどによる誤動作の可能性があるため、一旦推定ビット周期を増やすのを止め、その次のタイミングから同期追従を再開するようにする。推定ビット周期を増やすのを止めているときに推定ビット周期を減らすのは構わないこととする。

また、あらかじめ定めておいた回数以上連続して推定ビット周期を減らした場合は、ノイズなどによる誤動作の可能性があるため、一旦推定ビット周期を減らすのを止め、その次のタイミングから同期追従を再開するようにする。推定ビット周期を減らすのを止めているときに推定ビット周期を増やすのは構わないこととする。

また、あらかじめ定めておいた回数以上連続してビット周期を数え始めるタイミングを遅らせた場合は、ノイズなどによる誤動作の可能性があるため、一旦ビット周期を数え始めるタイミングを遅らせるのを止め、その次のタイミングから再開するようにする。ビット周期を数え始めるタイミングを遅らせるのを止めているときにビット周期を数え始めるタイミングを早めるのは構わないこととする。

また、あらかじめ定めておいた回数以上連続してビット周期を数え始めるタイミングを早めた場合は、ノイズなどによる誤動作の可能性があるため、一旦ビット周期を数え始めるタイミングを早めるのを止め、その次のタイミングから再開するようにする。ビット周期を数え始めるタイミングを早めるのを止めているときにビット周期を数え始めるタイミングを遅らせるのは構わないこととする。

また、最初にビット周期を推定してからある一定期間は推定ビット周期を増減しながら同期追従を行い、その後、受信が終わるまでは推定ビット周期を固定し、ビット周期を数え始めるタイミングを調整（＝再生シンボルクロックの位相を調整）することで同期追従を行うようにすれば、ビット周期の推定が安定した後に大きなノイズが入ってきても、それに影響されることなく同期追従を行うことができる。ビット周期を固定する際には、それまでに推定したビット周期の平均を計算してそれを用いてもよい。また、上記の一定期間をプリアンブルが到来するまでとすれば、プリアンブル直前の一定波形により、ビット周期推定の精度を上げることができる。

なお、上記の比較回路１７０の出力にフィルタを備え、比較回路１７０が出力する最大相関値を与えるタイミング信号のジッタを取り除くことで同期追従の精度を上げることができる。このフィルタとして、ランダムウォークフィルタを採用してもよい。

なお、Ｍ＝４またはＭ＝８の場合においても、上記と同様の動作で同期追従を行うことができる。

（実施の形態２）
図８は、本発明の実施の形態２における同期追従回路を含む復調回路の構成図である。

図８において、８１０は、所望信号を検出するためのしきい値を記憶しておくしきい値記憶回路である。８２０は、受信したＩ、Ｑ信号としきい値を入力し、受信信号に対して初期同期を捕捉し、推定したビット周期とシンボルタイミングを出力する同期捕捉回路である。８３０は、推定したビット周期を記憶し、制御信号を入力すると記憶しているビット周期の値を増減できるビット周期記憶回路である。８４０は、同期捕捉回路８２０から出力されるタイミング信号とビット周期記憶回路に格納されている推定したビット周期をもとにシンボルクロックを出力するシンボルクロック再生回路である。

８５０及び８５１は、シンボルクロック再生回路８４０が出力する再生シンボルクロックでＩ、Ｑ信号をサンプリングする２次サンプリング回路である。８６０は、２次サンプリング回路８５０及び８５１でサンプリングされたデータに対して相関演算を行う相関演算回路である。８７０は、相関演算回路８６０から出力される相関値の大小比較を行い、その結果を出力する比較回路である。８８０は、相関演算回路８６０から出力される相関値をもとに、データ判定を行い、復調データを出力するデータ判定回路である。

以上のように構成された図８に示す回路の詳細な動作を説明する。

まず、リーダーライターが受信モードに移行すると、しきい値記憶回路８１０にあらかじめ記憶してあるしきい値を使用して同期捕捉回路８２０にて初期同期の捕捉を行う。タグからリーダーライターへの送信をミラーサブキャリア方式に設定しておくと、リーダーライターでの受信ＩＱ信号の先頭部分は正と負の繰り返し波形となるため、この定期的な繰り返しを検出することで初期同期を捕捉する。同期捕捉回路は実施の形態１で示したものと同様である。

初期同期を確立すると、同期がはずれないように、同期追従を開始する。以下に、同期追従の詳細な動作を説明する。

シンボルクロック再生回路８４０は、同期捕捉回路８２０からのイネーブル信号を受けた後、ビット周期記憶回路８３０に記憶されている推定ビット周期を用いて算出された間隔でシンボルクロックを出力する。シンボルクロックを出力する間隔は、Ｍ＝２、４、８それぞれに対し、推定したビット周期をそれぞれ４、８、１６で除算した間隔となる。このとき、除算した結果が割り切れないときは、なるべくまんべんなく剰余分のクロックを振り分けるようにする。

２次サンプリング回路８５０、８５１では、再生されたシンボルクロックをもとに、シンボルクロックとその前後のタイミングでＩＱ信号をサンプリングする。相関演算回路８６０では、シンボルクロックとその前後のタイミングの３つのタイミングについて相関演算を行い、その演算結果を出力する。この演算式には、実施の形態１で示したものと同様のものが要求される。データ判定回路８８０では、実施の形態１と同様にデータの判定を行う。また、比較回路８７０においても、実施の形態１の場合と同様に各タイミングでの相関値の絶対値の大小比較を行い、どのタイミングの相関が最も大きかったかを知らせる制御信号を出力する。

例えば、もし再生シンボルクロックが、図７の再生シンボルクロック（ｂ）のようにずれてしまった場合は、比較回路８７０は、再生シンボルクロックより１サンプルタイミング遅れたタイミングでの相関値が最も大きいことをビット周期記憶回路８３０に知らせる。

また、もし再生シンボルクロックが、図７の再生シンボルクロック（ｃ）のようにずれてしまった場合は、比較回路８７０は、再生シンボルクロックより１サンプルタイミング早いタイミングでの相関値が最も大きいことをビット周期記憶回路８３０に知らせる。ビット周期記憶回路８３０では、再生シンボルクロックより１サンプルタイミング遅れたタイミングでの相関値が最も大きいことを知らされると、記憶しているビット周期を増やし、再生シンボルクロックより１サンプルタイミング早いタイミングでの相関値が最も大きいことを知らされると、記憶しているビット周期を減らす。

シンボルクロック再生回路８４０では、この増減されたビット周期をもとにシンボルクロックを再生することで同期追従を行う。ビット周期を増減させることで同期追従を行う仕組みは実施の形態１で示したものと同様である。

以上説明したように、各実施の形態に示す同期追従回路及びその回路を含む復調回路では、受信した信号からビット周期を推定して同期をとることで、送信機と受信機との間に大きなクロックずれ（０〜２０％程度）があっても、精度良く同期捕捉や同期追従が実現できることになる。

また、シンボルクロック再生回路は、推定したビット周期を１ビットあたりのシンボル数で略均等配分し、当該配分した間隔でシンボルクロックを出力することで、推定したビット周期からシンボルクロックを再生できる。

また、シンボルクロック再生回路において、推定したビット周期を表すクロック数が１ビットあたりのシンボル数で割り切れないときは、その剰余クロックを１ビットの中で中心対称になるように割り振ってシンボルクロックを出力することで、１ビットの中でのシンボルクロックのずれを最小限に抑えることができる。

また、シンボルクロック再生回路は、比較回路から出力される最大相関値を与えるタイミングを通知する信号をもとに、再生シンボルクロックの位相を調整することで、受信した信号に対して同期追従ができる。

また、比較回路が通知する最大相関値を与えるタイミング信号をもとに、ビット周期記憶回路が推定したビット周期を増減させることでシンボルクロックタイミングを調整し、受信ＩＱ信号に追従することで、高速で広範囲な同期追従ができる。

また、同期捕捉が完了してから一定時間の間は推定したビット周期を増減させながら同期追従を行い、その後、受信が終わるまではビット周期を固定し、再生シンボルクロックの位相を調整することで、推定したビット周期がノイズ等の影響で振られることを防ぐことができる。

また、プリアンブルが到来するまでは推定したビット周期を増減させながら同期追従を行い、その後、受信が終わるまではビット周期を固定し、再生シンボルクロックの位相を調整することで、推定したビット周期がノイズ等の影響で振られることを防ぐことができる。

また、同期が確立した後、推定したビット周期を平均しつつ同期追従を行い、ビット周期の増減の度合いがある一定範囲内に収まったときに推定したビット周期を固定し、その後、受信が終わるまでは再生シンボルクロックの位相を調整することで、推定したビット周期がノイズ等の影響で振られることを防ぐことができる。

また、推定したビット周期を増やす時点においてはシンボルクロックをあらかじめ設定した時間だけ遅らせ、推定したビット周期を減らす時点においてはシンボルクロックをあらかじめ設定した時間だけ早めることで、シンボルクロックの調整幅をあらかじめ設定することにより、回路を簡略化することができる。

また、同期ずれの量をモニタし、そのずれの度合いに応じたビット周期補正量を求め、推定したビット周期を増やす時点においてはシンボルクロックを求めた補正量だけ遅らせ、推定したビット周期を減らす時点においてはシンボルクロックを求めた補正量だけ早めるというように、同期ずれの量に応じた補正を行うことで、より高精度な同期追従を行うことができる。

また、比較回路の出力にランダムウォークフィルタ等のフィルタを備え、比較回路が出力する最大相関値を与えるタイミング信号のジッタを取り除くことで、より正確な同期追従が実現できる。

また、同期捕捉回路は、受信したＩＱ信号の合成信号に対し、あらかじめ設定されたしきい値を超えるピーク値を検出し、その隣り合うピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することで、所望信号の到来を検知し、同期追従および復調動作を開始することができる。

また、同期捕捉回路は、受信したＩＱ信号の合成信号に対し、あらかじめ設定されたしきい値を超えるピーク値を検出し、その連続する複数のピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することで、所望信号の到来を検知し、同期追従および復調動作を開始することができる。

また、同期捕捉回路は、受信したＩＱ信号の合成信号に対し、自動的にしきい値を設定し、そのしきい値を超えるピーク値を検出し、その隣り合うピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することで、所望信号の到来を検知し、同期追従および復調動作を開始することができる。

また、同期捕捉回路は、受信したＩＱ信号の合成信号に対し、自動的にしきい値を設定し、そのしきい値を超えるピーク値を検出し、その連続する複数のピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することで、所望信号の到来を検知し、同期追従および復調動作を開始することができる。

また、受信したＩＱ信号の合成信号が、｜Ｉ（ｎ）｜＋｜Ｑ（ｎ）｜もしくは｜Ｉ（ｎ）＋Ｉ（ｎ＋１）｜＋｜Ｑ（ｎ）＋Ｑ（ｎ＋１）｜とすることで、受信したＩＱ信号が如何なる位相であっても簡略な回路で同期を捕捉できる。

また、受信したＩＱ信号の合成信号が、Ｉ（ｎ）²＋Ｑ（ｎ）²もしくは（Ｉ（ｎ）＋Ｉ（ｎ＋１））²＋（Ｑ（ｎ）＋Ｑ（ｎ＋１））²とすることで、受信したＩＱ信号が如何なる位相であっても精度良く同期を捕捉できる。

また、タグの応答が返ってくる直前の無信号期間のノイズレベルを検出し、その最大値より大きい値をしきい値として自動的に設定することで、同期捕捉へのノイズの影響を低減することができる。

また、アンテナ切り替えの度にノイズレベルの検出を行うことで、同期捕捉へのノイズの影響を低減することができる。

また、ある一定期間、タグからの応答を受信できなかった場合に、再度ノイズレベルの検出を行うことで、同期捕捉へのノイズの影響を低減することができる。

また、各タグからの受信信号レベルを検出し、そのレベルに応じたしきい値をその都度自動的に設定することで、同期捕捉へのノイズの影響を低減することができる。

また、各タグからの受信信号におけるプリアンブル信号のバースト部の信号レベルを任意の期間モニタし、その期間の最大値より小さい値をしきい値として自動的に設定することで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、タグの応答にパイロットトーンを付加させ、そのパイロットトーンの信号レベルを任意の期間モニタし、その期間の最大値より小さい値をしきい値として自動的に設定することで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、しきい値はモニタして検出した受信信号の最大値の１／２とすることで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、各タグからの受信信号におけるプリアンブル信号のバースト部の任意の数のピークの値を検出し、それら複数のピークの平均値より小さい値をしきい値として自動的に設定することで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、タグの応答にパイロットトーンを付加させ、そのパイロットトーン部の任意の数のピークの値を検出し、それら複数のピークの平均値より小さい値をしきい値として自動的に設定することで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、しきい値は検出した複数のピークの平均値の１／２とすることで、受信信号強度に応じてしきい値を設定することにより、精度良く同期捕捉を行うことができる。

また、ミラーサブキャリアの設定値Ｍ＝２に追従する際には、２次サンプリング回路でサンプリングされた１ビット中の４組の（Ｉ、Ｑ）データを用い、相関演算回路で用いる相関式を、前半２組の合成ベクトルと後半２組の合成ベクトルの内積とすることで、相関値の絶対値と符号を用い、同期追従とデータ復調の演算を同時に行うことができる。

また、ミラーサブキャリアの設定値Ｍ＝４に追従する際には、２次サンプリング回路でサンプリングされた１ビット中の８組の（Ｉ、Ｑ）データを用い、相関演算回路で用いる相関式を、前半４組の合成ベクトルと後半４組の合成ベクトルの内積とすることで、相関値の絶対値と符号を用い、同期追従とデータ復調の演算を同時に行うことができる。

また、ミラーサブキャリアの設定値Ｍ＝８に追従する際には、２次サンプリング回路でサンプリングされた１ビット中の１６組の（Ｉ、Ｑ）データを用い、相関演算回路で用いる相関式を、前半８組の合成ベクトルと後半８組の合成ベクトルの内積とすることで、相関値の絶対値と符号を用い、同期追従とデータ復調の演算を同時に行うことができる。

また、一定回数連続して再生シンボルクロックを進ませると、次回またはそれ以降の一定期間は、再生シンボルクロック補正時点で再生クロックを進ませることを停止することで、再生シンボルクロックの誤った補正を防止することができる。

また、一定回数連続して再生シンボルクロックを遅らせると、次回またはそれ以降の一定期間は、再生シンボルクロック補正時点で再生クロックを遅らせることを停止することで、再生シンボルクロックの誤った補正を防止することができる。

また、一定回数連続して推定したビット周期を増やすと、次回またはそれ以降の一定期間は、推定ビット周期補正時点において、推定したビット周期を増やすことを停止することで、推定ビット周期の誤った補正を防止することができる。

また、一定回数連続して推定したビット周期を減らすと、次回またはそれ以降の一定期間は、推定ビット周期補正時点において、推定したビット周期を減らすことを停止することで、推定ビット周期の誤った補正を防止することができる。

本発明に係る同期追従回路は、受信信号からビット周期を推定し、その推定したビット周期をもとにタイミングを調整して再生クロックを出力する構成であり、同期ずれを検出した際には推定ビット周期を増減させる。このことにより、高速かつ高精度な追従動作ができるという効果を有し、通信に用いられる受信機等の復調回路に適用される。

本発明の実施の形態１における同期追従回路を含む復調回路の構成図 本発明の実施の形態１における同期補足回路の構成図 本発明の実施の形態１におけるミラーサブキャリア符号の説明図 本発明の実施の形態１における２次サンプリングの説明図 本発明の実施の形態１における２次サンプリングの説明図 本発明の実施の形態１における２次サンプリングの説明図 本発明の実施の形態１における２次サンプリングの説明図 本発明の実施の形態２における同期追従回路を含む復調回路の構成図 従来の同期追従回路の構成図

符号の説明

１１０ しきい値決定回路
１２０、８２０ 同期補足回路
１３０、８３０ ビット周期記憶回路
１４０、８４０ シンボルクロック再生回路
１５０、１５１、８５０、８５１ ２次サンプリング回路
１６０、８６０ 相関演算回路
１７０、８７０ 比較回路
１８０、８８０ データ判定回路
８１０ しきい値記憶回路

Claims (34)

1. 受信したＩＱ信号に対して同期を確立する同期捕捉回路と、
   同期捕捉時に推定したビット周期を記憶するビット周期記憶回路と、
   前記推定したビット周期を用いてシンボルクロック及びその前後のタイミングを通知するシンボルクロック再生回路と、
   前記シンボルクロック再生回路から出力されるタイミングで前記受信したＩＱ信号を２次サンプリングする２次サンプリング回路と、
   前記２次サンプリング回路から出力される２次サンプリングデータを用いて参照信号との相関演算を行って相関値を出力する相関演算回路と、
   シンボルタイミング及びその前後のタイミングの相関値を比較し、最大相関値を与えるタイミングを出力する比較回路と、
   前記相関演算回路から出力される相関値をもとにデータ判定を行うデータ判定回路とを備えたことを特徴とする同期追従回路。
2. 前記シンボルクロック再生回路は、推定したビット周期を１ビットあたりのシンボル数で略均等配分し、当該配分した間隔でシンボルクロックを出力することを特徴とする請求項１に記載の同期追従回路。
3. 前記シンボルクロック再生回路において、推定したビット周期を表すクロック数が１ビットあたりのシンボル数で割り切れないときは、その剰余クロックを１ビットの中で中心対称になるように割り振ってシンボルクロックを出力することを特徴とする請求項２に記載の同期追従回路。
4. 前記シンボルクロック再生回路は、前記比較回路から出力される最大相関値を与えるタイミングを通知する信号をもとに、再生シンボルクロックの位相を調整することを特徴とする請求項１〜３の何れか１項に記載の同期追従回路。
5. 前記比較回路が通知する最大相関値を与えるタイミング信号をもとに、前記ビット周期記憶回路が前記推定したビット周期を増減させることでシンボルクロックタイミングを調整し、受信ＩＱ信号に追従することを特徴とする請求項１〜４の何れか１項に記載の同期追従回路。
6. 同期捕捉が完了してから所定の時間は推定したビット周期を増減させながら同期追従を行い、その後、受信が終わるまではビット周期を固定し、再生シンボルクロックの位相を調整することで同期追従を行うことを特徴とする請求項５に記載の同期追従回路。
7. プリアンブルが到来するまでは推定したビット周期を増減させながら同期追従を行い、その後、受信が終わるまではビット周期を固定し、再生シンボルクロックの位相を調整することで同期追従を行うことを特徴とする請求項５に記載の同期追従回路。
8. 同期が確立した後、推定したビット周期を平均しつつ同期追従を行い、ビット周期の増減の度合いがある一定範囲内に収まったときに推定したビット周期を固定し、その後、受信が終わるまでは再生シンボルクロックの位相を調整することで同期追従を行うことを特徴とする請求項５に記載の同期追従回路。
9. 推定したビット周期を増やす時点においてはシンボルクロックをあらかじめ設定した時間だけ遅らせ、推定したビット周期を減らす時点においてはシンボルクロックをあらかじめ設定した時間だけ早めることを特徴とする請求項１〜８の何れか１項に記載の同期追従回路。
10. 同期ずれの量をモニタし、そのずれの度合いに応じたビット周期補正量を求め、推定したビット周期を増やす時点においてはシンボルクロックを求めた補正量だけ遅らせ、推定したビット周期を減らす時点においてはシンボルクロックを求めた補正量だけ早めることを特徴とする請求項１〜８の何れか１項に記載の同期追従回路。
11. 前記比較回路の出力にフィルタを備え、前記比較回路が出力する最大相関値を与えるタイミング信号のジッタを取り除くことを特徴とする請求項１〜１０の何れか１項に記載の同期追従回路。
12. ジッタを取り除くフィルタとして、ランダムウォークフィルタを使用することを特徴とする請求項１１に記載の同期追従回路。
13. 前記同期捕捉回路は、受信したＩＱ信号の合成信号に対し、あらかじめ設定されたしきい値を超えるピーク値を検出し、その隣り合うピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することを特徴とする請求項１〜１２の何れか１項に記載の同期追従回路。
14. 前記同期捕捉回路は、受信したＩＱ信号の合成信号に対し、あらかじめ設定されたしきい値を超えるピーク値を検出し、その連続する複数のピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することを特徴とする請求項１〜１２の何れか１項に記載の同期追従回路。
15. 前記同期捕捉回路は、受信したＩＱ信号の合成信号に対してしきい値を設定し、そのしきい値を超えるピーク値を検出し、その隣り合うピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することを特徴とする請求項１〜１２の何れか１項に記載の同期追従回路。
16. 前記同期捕捉回路は、受信したＩＱ信号の合成信号に対してしきい値を設定し、そのしきい値を超えるピーク値を検出し、その連続する複数のピーク間隔が一定の範囲内にあるときに同期が確立したとみなし、ピーク値のタイミングと推定ビット周期を出力することを特徴とする請求項１〜１２の何れか１項に記載の同期追従回路。
17. 受信したＩＱ信号の合成信号が、｜Ｉ（ｎ）｜＋｜Ｑ（ｎ）｜、Ｉ（ｎ）²＋Ｑ（ｎ）²、｜Ｉ（ｎ）＋Ｉ（ｎ＋１）｜＋｜Ｑ（ｎ）＋Ｑ（ｎ＋１）｜、（Ｉ（ｎ）＋Ｉ（ｎ＋１））²＋（Ｑ（ｎ）＋Ｑ（ｎ＋１））²の何れかであることを特徴とする請求項１３〜１６の何れか１項に記載の同期追従回路。
18. 通信相手からの応答が返ってくる直前の無信号期間のノイズレベルを検出し、その最大値より大きい値をしきい値として設定することを特徴とする上記請求項１５〜１７の何れか１項に記載の同期追従回路。
19. アンテナ切り替えの度にノイズレベルの検出を行うことを特徴とする請求項１８記載の同期追従回路。
20. ある一定期間、通信相手からの応答を受信できなかった場合に、再度ノイズレベルの検出を行うことを特徴とする請求項１８記載の同期追従回路。
21. 通信相手からの受信信号レベルを検出し、そのレベルに応じたしきい値を設定することを特徴とする請求項１５〜１７の何れか１項に記載の同期追従回路。
22. 通信相手からの受信信号におけるプリアンブル信号のバースト部の信号レベルを任意の期間モニタし、その期間の最大値より小さい値をしきい値として設定することを特徴とする請求項２１記載の同期追従回路。
23. 通信相手からの応答にパイロットトーンを付加させ、そのパイロットトーンの信号レベルを任意の期間モニタし、その期間の最大値より小さい値をしきい値として設定することを特徴とする請求項２１記載の同期追従回路。
24. しきい値はモニタして検出した受信信号の最大値の１／２とすることを特徴とする請求項２２または請求項２３記載の同期追従回路。
25. 通信相手からの受信信号におけるプリアンブル信号のバースト部の任意の数のピークの値を検出し、それら複数のピークの平均値より小さい値をしきい値として設定することを特徴とする請求項２１記載の同期追従回路。
26. 通信相手からの応答にパイロットトーンを付加させ、そのパイロットトーン部の任意の数のピークの値を検出し、それら複数のピークの平均値より小さい値をしきい値として設定することを特徴とする請求項２５記載の同期追従回路。
27. しきい値は検出した複数のピークの平均値の１／２とすることを特徴とする請求項２５または請求項２６記載の同期追従回路。
28. ミラーサブキャリアの設定値Ｍ＝２に追従する際には、前記２次サンプリング回路でサンプリングされた１ビット中の４組の（Ｉ、Ｑ）データを用い、前記相関演算回路で用いる相関式を、前半２組の合成ベクトルと後半２組の合成ベクトルの内積とすることを特徴とする請求項１〜２７の何れか１項に記載の同期追従回路。
29. ミラーサブキャリアの設定値Ｍ＝４に追従する際には、前記２次サンプリング回路でサンプリングされた１ビット中の８組の（Ｉ、Ｑ）データを用い、前記相関演算回路で用いる相関式を、前半４組の合成ベクトルと後半４組の合成ベクトルの内積とすることを特徴とする請求項１〜２７の何れか１項に記載の同期追従回路。
30. ミラーサブキャリアの設定値Ｍ＝８に追従する際には、前記２次サンプリング回路でサンプリングされた１ビット中の１６組の（Ｉ、Ｑ）データを用い、前記相関演算回路で用いる相関式を、前半８組の合成ベクトルと後半８組の合成ベクトルの内積とすることを特徴とする請求項１〜２７の何れか１項に記載の同期追従回路。
31. 一定回数連続して再生シンボルクロックを進ませると、次回またはそれ以降の一定期間は、再生シンボルクロック補正時点で再生クロックを進ませることを停止することを特徴とする請求項１〜３０の何れか１項に記載の同期追従回路。
32. 一定回数連続して再生シンボルクロックを遅らせると、次回またはそれ以降の一定期間は、再生シンボルクロック補正時点で再生クロックを遅らせることを停止することを特徴とする請求項１〜３１の何れか１項に記載の同期追従回路。
33. 一定回数連続して推定したビット周期を増やすと、次回またはそれ以降の一定期間は、推定ビット周期補正時点において、推定したビット周期を増やすことを停止することを特徴とする請求項１〜３２の何れか１項に記載の同期追従回路。
34. 一定回数連続して推定したビット周期を減らすと、次回またはそれ以降の一定期間は、推定ビット周期補正時点において、推定したビット周期を減らすことを停止することを特徴とする請求項１〜３３の何れか１項に記載の同期追従回路。

Images