JPS58190149A - クロツクパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ノぞケラト伝送によって送られて来る情報の
各情報ビットを取り出すために用いられるクロックパル
スの発生回路に関し、特にノ臂ケット伝送情報の各情報
ピットに自動的に位相合せされたクロックツぐルスを発
生するクロックパルス発生回Ｍに関する４のである。

パケット伝送ｒ！、、各種の情報をブロック伝送するこ
とにより伝送精度および伝送効率を高めるものであり、
例えば文字情報伝送テレビジョン方式に於いては、文字
信号（図形も含む）の伝送に利用されている。この場合
１文字情報伝送テレビジョン方式ｒｉ１文字信号をテレ
ビジョン信号の垂直帰線期間に於ける複数ラインに多重
化してノ七ケット伝送を行なうものであり、受信側に於
いてはノぐケラト伝送により送られて来る文字信号を順
次メモリに書き込み、このメモリの内容を水平および垂
直偏向周期に同期して読み出すことによりテレぎジョン
受儂機に表示するものである。そして、この文字情報は
１例えば第２０．２２ラインに多重化されている亀ので
あり、この文字情報が多重化されたカラーテレビ信号は
例えば第１図に構成されている。

つまり、水平同期信号Ｈ８、力２−ノ々−スト信号ＯＢ
に続いて例えば２９６ビツトの文字信号Ｏ８が送られて
来るように定められている。そして、この文字信号Ｃ８
は走り込み基準信号ＲＩと情報データＩＤとからカリ、
走り込み基準信号ＲＩｒｉＩｒ間にその拡大図を示すよ
う１’１８６ＭＨｚの１６ビツトノルスによって構成さ
れてお抄、情報データＩＤｒｉ走り込み基準信号ＲＩに
於けるノぞルス周期に同期した５、７３　ＭＨｚのピッ
トレート含有する非ゼロもどり法（ＮＲｇ）Ｋより表わ
される信号となっている・ 従って、このように構成された文字信号０８の受信処理
に際しては、文字情報受信機の内部に受信文字信号Ｏ８
の各ピットに位相および一トが一致するクロックパルス
を発生するクロックツぞルス発生回路を設け、このクロ
ックパルスを用いて受信した文字信号０８をサンプリン
グすることにより情報データＩＤの各情報ピットを取抄
出している。この場合、クロックツぐルス発生回路は、
受信した文字信号ａＳから取り出した２−８６ＭＨｚの
走り込み基準信号ＲＩを入力信号として引き込み発振を
行なわせることにより、はぼｌ水平走査期間にわたって
発振が持続される発振回路が用いられており、これによ
って発生されるクロックパルスの位相およびレートを受
信した文字信号０８の各ピットに一致させている。

しかしながら、上記構成によるクロックツ臂ルス発生回
路に於いては、文字信号Ｏ８の冒頭部分に於いてのみ送
られて来る走す込み基準信号ＲＩに引き込まれて発振を
持続する発振回路を利用したものであるために、発生さ
れるクロックツぞルスは時間の経過とともに不安定なも
のとなってしまう問題を有している。

従って１本発明による目的は、ノ臂ケット伝送されてく
る信号の冒頭部分に位置する走り込み基準信号に同期し
たクロックパルスを安定にかつ高精度に発生するクロッ
クパルス発生回路を提供することである。以下１図面を
用いて本発明によるクロックパルス発生回路を詳細に説
明する。

第３図は本発明によるクロックツぞルス発生回路の一実
施例を示す回路図である。同図に於いてｌｒｉ図示しな
いチューナから供給されるテレビジョン信号人を増幅し
て文字信号抜取転回路２および同期分離回路３に供給す
る増幅回路である。そして、この同期分離回路３ｒｉ、
増幅回路ｌから供給されるテレビジョン信号に含まれて
いる垂直同期信号ＶＳおよび水平同期信号を一般に周知
の方法で取り出して文字信号抜取り制御回路４に供給す
る１文字信号抜取り制御回路４ｔ′ｉ同期分離回路３か
ら供給される垂直同期信号ＶＳを基準として水平同期信
号Ｈ８を計数することにより、文字信号が多重化されて
いる例えば第２０．２２ラインを抜取るための抜取り制
御信号Ｂを文字信号抜取り回路２に供給する。従って１
文字信号抜取り回Ｍ２ｔ′ｉ抜取り制御信号Ｂの発生期
間に於いてのみ増幅回路ｌの出力信号を取り出すことに
より文字信号ｏｓが取り出される。５ｒｉ水平同期信号
Ｈ８と抜取り制御信号Ｂを入力とするアンドゲート、６
ｒｉアンドゲート５の出力によってトリガされる第ｌモ
ノマルチノ々イブレータ回路であって、水平同期信号Ｈ
Ｓの発生時から文字信号ＯＳに含まれる走抄込み基準信
号ＲＩの終了時点までを含む時間幅を有する出力信号０
を発生するように時定数が定められている。７ｒｉ出力
信号０と文字信号Ｏ８とを入力とするアンドゲートであ
って１文字信号Ｏ８内に於ける走抄込み基準信号ＲＩが
敗り出される。８ｄアンドゲート７から供給される走り
込み基準信号ＲＩの最初の立ち上ＤＫよって１回のみト
リガされる第２モノマルチバイブレータ回路であって、
トリガ時点から走り込み基準信号１’ＬＩの発生終了時
以内の期間に於いて出力信号りを発生するように時定数
が定められている。９ｄ文字信号Ｏ８のピットレートに
対して１／２のピットレートを有して同期するクロック
パルスＣＰを発生する電圧制御発振器、１ｏｒｉ電圧制
御発振器９から発生されるクロックパルスＯＰを２分周
する分周回路、１ｌｒｉ、入力端Ｉ　Ｎ、に供給される
文字信号Ｏ８の走り込み基準信号ＲＩと入力端Ｉ　Ｎ、
に供給される分局回路ｌＯの出力信号Ｅとの位相差に対
応したノＲルス状の信号を発生する位相比較回路であっ
て、第４図（ａ）％　（ｂ）に示すように入力端ＩＮ。

に供給される文字信号０８０走り込み基準信号ＲＩが出
力信号Ｅに対して位相が進んでいる場合には、進み出力
端ＯＵ　’ｒ、から第４図（Ｃ）に示すようにその位相
差部分が＠Ｌｍとなる出力信号Ｆが発生され、遅れ出力
端ＯＵＴ、の出力信号Ｇは第４図（ｄ）に示すように”
Ｈ”状態を続ける。

これに対して第５図（、）　（ｂ）に示すように入力端
ＩＮ、に供給される文字信号Ｏ８の走り込み基準信号Ｒ
Ｉが入力端ＩＮ、に供給される入力信号Ｅに７１シて遅
れている場合には、進み出力端０ＵＴＩから発生される
出力信号Ｆｒｉ第５図（Ｃ）に示すように１Ｈ″状態を
続け、遅れ出力端ＯＵＴ、から発生される出力信号Ｇｒ
ｉ第５図（ｄ）に示すようにその位相差部分が“Ｌ＃と
なる出力信号Ｇが発生される。１２ｒｉ差動増幅回路で
あって５位相比較器１１の出力信号Ｆ、Ｇをそれぞれ抵
抗１３゜１４を介して正および負極人力とする演算増幅
器１５と、フィードバック抵抗１６および抵抗１７とか
らなる周知の回路構成となっている。

１８は差動増幅回路１２の出力信号Ｈをレベルシフトし
て出力信号Ｉとして送出するレベルシフト回路、１９ｒ
ｉレベルシフト回路１８の出力信号Ｉから直流分のみを
取り出して出力信号Ｊとして送出するローノ臂スフィル
タ、２０はローノぞスフィルタ１９の出力信号Ｊをディ
ジタル値の出力信号Ｋに変換するアナログ・ディジタル
変換回路、２１ｔｉ第２モノマルチバイブＬ／−ｐ回ｊ
１８８の出力信号りをラッチ制御信号として入力とする
ランチ回路であって、ラッチ制御信号の供給期間に於い
ては出力信号Ｋを出力信号に七して送出し、このラッチ
制御信号の後縁に於いて入力信号をラッチして出力し続
けるように構成されている。２２ｒｉ？ソチ回路２１の
出力信号りをアナμグ信号に変換して前記電圧制御発振
回路９に発振周波数制御信号Ｍとして供給するディジタ
ル−アナログ変換回路である。

このように構成されたり四ツクパルス発生回路に於いて
、図示しないチューナ回路からテレビジョン信号Ａが供
給されると、増幅回路ｌはこのテレビジョン信号Ａを増
幅して文字信号抜取り回路２および同期分離回路３に供
給する。

そして、同期分離回路３ｒｉテレビジョン信号内に含ま
れる垂直同期信号ｖ８および水平同期信号夏１８を分離
して送出する。一方、文字信号抜取り制御回路４ｒｉ、
同期分離回路３から供給される垂直同期信号ｖ８を基準
として水平同期信号Ｈ８の計数を行なうことにより、文
字信号Ｏ８が多重化されてくる第２０．２２ラインを判
別し、この第２０．２２ラインの期間に於いてのみ”Ｈ
”となる抜増抄制御信号Ｂを発生して文字信号抜取り回
路２に供給する。従って１文字信号抜取り回路２ｒｉ、
抜取り制御信号Ｂの発生期間に於いてのみゲートを開く
ことによって第６図（、）に示す文字信号ＯＳが取り出
される。

一方、アンドゲート５ｒｉ同期分離回路３から発生され
る水平同期信号Ｈ８と抜取り制御信号Ｂとの一致を求め
ることによって％第６図（ａｌに示す文字信号Ｏ８が多
重されて来るフィンの最初に位置すゐ水平同期信号Ｈ８
の立ち上り部分を取り出して第１モノマルチバイブレー
タ回路６をトリガしている。従って、この第１モノ！ル
チパイブレータ回路６ｄ第６図（ｂ）に示すように水平
同期信号Ｈ８の稜縁部分から立ち上る出力信号０を発生
する。そして、この第１モノｉルチパイブレーク回路６
ｄ、前述したようにその出力信号Ｃの発生期間が文字信
号０８に含まれる走り込み基準信号ＲＩの発生期間を十
分に含み、かつ情報データＩＤの発生期間には達しない
時点ｔ１〜ｔ４の範囲となるように時定数が定められて
いる。このようにして作られた第１モノマルチパイブレ
ーク回路６の出力信号Ｃｒｔ。

ゲート制御信号としてアントゲ−１７に供給されること
により２文字信号０８に含オれる走り込み基準信号ＲＩ
が取り出され、その最初の信号の前縁に於いて第２マル
チパイブレーク回路８が１回のみトリガされて出力信号
りを第６図（Ｃ）に示すように発生する。この場合、第
２！ルＤの発生期間は、走り込み基準信号ＲＩの発生期
間内である時点ｔｌ〜１ｓの期間となっている。

一方、電圧制御発振器９ｒｉ２文字信号０８に含まれる
情報データＩＤをサンプリングするために用いるクロッ
クツ！ルスＯＰを発振している。

この場合、情報データＩＤをサンプリングするためには
、走り込み基準信号ＲＩに対して２倍の周波数が必要で
あり、従って電圧制御発振器９ｒま５．７３ＭＨｚを発
振していることになる。そして、この電圧制御発振器９
の出力信号は１位相比較のために分周回路１０に於いて
２分周されて出力信号Ｅとなる。

このようにして発生された分周回ｊｌｆ！ｉＩＯの出力
信号Ｂｒｉ、位相比較器１１に於いて文字信号抜取り回
路２から供給される文字信号Ｏ８の走９込み基準信号Ｒ
１，Ｉ−位相比較される。そして、この位相比較器１１
ｒｉ第４図（１）〜（ｄ）を用いて先に説明したように
、出力信号Ｅに対して走沙込み基準信号１’ＬＩが進み
位相の場合にはその位相差に対応して％Ｌ′となる第４
図（Ｃ）に示すパルス状の出力信号Ｐが進み出力端ＯＵ
Ｔ、に発生され、遅れ出力端ＯＵＴ、から発生される出
力信号Ｇｒｉ第４図（ｄ）に示すように＠Ｈ′状態を続
ける。

このようにして発生された位相比較器１１の出力信号Ｆ
、Ｇは、差動増幅回路１２に於−て両信号の差分が第４
図（＠）に示す正極性のパルス状をなした出力信号Ｈと
して発生される。この出力信号Ｈｒｉレベルシフト回路
１８に於いて、その零レベル出力時に電圧制御発振器９
が走り込み基準信号ＲＩに対して２倍の周波数信号を発
振するようにレベルシフトされる。このようにしてレベ
ルシフトされた出力信号Ｉｒｉローノ臂スススフィルタ
に供給され、こ仁に於いて直流化されて出力信号Ｊとし
て出力される。従って。

この出力信号Ｊは第４図（ｆ）に示すように、差動増幅
回路１２から発生される出力信号Ｈのパルス幅、つまり
第４図（耐に示すように走少込み基準信号ＲＩと電圧制
御発振器９の出力信号を２分周する分局回路１０の出力
信号Ｅとの位相差に対応したレベル変化となる。そして
、このローパスフィルタ１９の出力信号Ｊｒｉ、アナロ
グ・ディジタル変換回路２０に於いてディジタル値に変
換した彼に出力信号にとして送出される。

一方、ラッチ回路２１ｄ、第２モノマルチノ９イブレー
タ回路８から発生される出力信号りをラッチ制御信号と
して入力することによ一す、この出力信号りの“Ｈ″期
間於いてはアナログ・ディジタル変換回路２０の出力信
号Ｋをその１１通して出力信号りとし送出する。そして
、この出力信号Ｌｒｉ、ディジタル・アナログ変換回路
２２に於いてアナログ値に変換され、その出力信号Ｍが
発振周波数制御信号として電圧制御発振器９に供給され
る。従って、ラッチ制御信号としての第２モノマルチ回
路８の出力信号りが発生されている期間に於いては、デ
ィジタル・アナログ変換回ｊ８２２の出力信号Ｍｒｉロ
ー）ぞスフィルタ１９の出力信号Ｊと同一になり、この
出力信号Ｊのレベル上昇に対応して電圧制御発振器９の
発振周波数が高められ１分周回路ｌＯの出力信号Ｅの位
相が第４図（ｂ）　Ｋ示すように進められて走り込み基
準信号ＲＩＫ合わされる。このために、差動増幅回路１
２から発生される出力信号Ｈのノ臂ルス幅ｒｉ順次狭く
なり、位相が一致した時点に於いては零レベル出方を発
生し続けることになる。また、この差動増幅回路１２の
出力信号Ｈをレベルシフト回路１８およびローパスフィ
ルタ１９を介して取り出し走出力信号Ｊも、第４図（ｆ
）Ｋ示すように出力信号Ｈのパルス幅変化に対応して変
動した後、両者の位相が合わされるにしたがってレベル
シフト回路１８に於けるシフトレベル、つまり出方信号
Ｈが零レベルを続ける時に電圧制御発振器９から走り込
み基準信号）ｔＩの２倍の周波数信号を発振させるに必
要な制御電圧に集積される。

−１て、このローパスフィルタ１９の出カ信号Ｊｒｉ、
アナログ・ディジタル変換回路２０１ランチ回路２１お
よびディジタル・アナログ変換回路２２を介した後に、
出力信号Ｊと則−値の発振周波数制御信号Ｍとして第６
図（ｄ）に示すように電圧制御発振器９に供給されれて
７エーズロツクループを構成することになる。

このようにして、フェーズロックループにより位相合せ
処理が行なわれて両者の位相が一致し、そして走り込み
基準信号ＲＩの終了時点近くに達すると、第６図（Ｃ）
に時点ｔ３に於いて第２モノマルチバイブレータ回路８
から出力される出力信号りが＠Ｈ＃から＠Ｌ”に反転す
る。このようにして、ラッチ制御信号としての出力信号
りがＬ”になると、ラッチ回路２１ｒｉ、アナログ自デ
ィジタル変換回路２０のディジタル出カイ呂号Ｋをラッ
チし、このラッチ情報を出力信号りとして出力し続ける
。従って、このディジタル値の出力信号りをディジタル
・アナログ変換回路２２を介して取り出した発振周波数
制御信号Ｍ　ｒｉ第６図（ｄ）に時点１．で示すホール
ド時に於けるレベルＶＨＫに固定されることになり、こ
れに伴なって７エーズロツクループはロック状態となっ
て電圧制御発振器９から走り込み基準信号ＲＩに位相合
せされた周波数が２倍のクロックツぐルスＯＰが安定に
発生され続けられることＫなる。そして、このラッチ制
御信号としての出力信号りの後縁は、フェーズ霞ツクル
ープが安定して位相合せが終了する時点であれば良いこ
とになるが、制御動作を安定化させるためには走り込み
基準信号ＲＩの稜縁近くＫすることが望ましい。

この場合１本願発明に於いては、フェーズロックループ
を固定して走り込み基準信号ＲＩの終了後に於けるクロ
ックツ臂ルスＣＰの発生を保持するのにディジタル化さ
れたラッチ回路を用いることを重要な用件としている。

つまり、酬パスフィルタ１９の出力信号Ｊをアナログ的
にホールドして電圧制御発振器９に供給することも考え
られるが、アナログ信号のホールドはコンデンサへの充
電保持であり５時間の経過とともにわずかながらレベル
変化が生じてしまうものである。そして、このホールド
回路に於けるレベル変化は電圧制御発振器から発生され
るクロックパルスＯＦの周期を時間の経過とともに変動
させるために十分か対策が必要となり、これに伴々つで
ホール１回路が複軸で高価なものと々ってしまう。

これに対して、ディジタル構成によるラッチ回路２１を
用いた場合には、ラッチ時に於ける出力信号りの変動は
全く生じず、これに伴なってフェーズロックループのロ
ック時に於ける電圧制御発振器９の出力変動は全く生じ
なくカリ、安定したクロックパルスＯＦが得られること
になる。そして、このディジタル構成によるラッチ回路
を用いる場合には、その前稜にアナログ・ディジタル変
換回路２ｏおよびディジタル・アナログ変換回路２２が
必要になるが、これらを含めてもディジタル構成による
ラッチ回ｗｊ２１を用いる場合の方が構成が簡単となる
。

このよう々動作を走り込み基準信号１’ＬＩが供給され
る毎に行なわれることにより、クロックパルスＣＰの位
相が走り込み基準信号ＲＩに合せられる。そして、走り
込み基準信号ＲＩが分周回路１０の出力信号Ｅに対して
第５図（耐、（ｂ）に示すように遅れた場合には、進み
出力端ＯＵＴ。

から発生される出力信号Ｆは電５図（Ｃ）　Ｋ示すよう
に“Ｈ１状態を続け、遅れ出力端ＯＵＴ、から発生され
る出力信号ＧｔＩｉ第５図（ｄ）に示すように位相差に
対応した負極性のノルス幅を有する信号となる。従って
、この両市力信号Ｆ、Ｇを入力とする差動増幅回路１２
の出力信号Ｈｒｉ、第４図（、）の場合とは逆に負極性
の信号として発生され、この出力信号Ｈｒｉレベルシフ
ト回路１８、ローパスフィルタ１９．アナログ・ディジ
タル変換回路２０．ラッチ回路２１およびディジタル・
アナログ変換回路２２を介して電圧制御発振器９に直流
化された発振周波数制御信号として供給されて遅れ方向
に位相制御して位相合せが行なわれる。そして、位相合
せが完了すると、走り込み基準信号ＲＩの終了近くに於
いてラッチ制御信号としての出力信号りが”Ｌ’レベル
に反転することにより、該時点に於ける電圧制御発振器
９に対する発振周波数制御信号の基となる出力信号Ｋを
ラッチして出力し続けることによりフェーズロックルー
プを固定して位相合せされたクロックパルスＣＰの発生
を続ける。

なお、上記実施例に於いては、ラッチ制御信号の発生を
第２モノマルチバイブレータ回路によって行なわせた場
合についてのみ説明したが、本発明はこれに限定される
ものではなく、走り込み基準信号ＲＩの供給開始時点を
含み、かつフェーズロックループが安定する時点以後で
かつ走り込み基準信号が終了するまでの期間にわたって
発生されるものであれば良い、また、ローパスフィルタ
１９の位置は、位相比較器ｌｌとアナログ・ディジタル
変換回路２０の間であればいかなる位置であっても良い
、更に電圧制御発振器９が差動増幅回路１２の零レベル
出力によって目的とする周波数のクロックパルスＣＰを
発振する場合にはレベルシフト回路１８を省略すること
が出来る。また、発生されるクロックパルスＯＦの周波
数が走り込み基準信号と同一で良い場合には分局器１０
を取り除けば良いことになる。

以上説明したように、本発明によるクロックツ臂ルス発
生回路によれば、ノぐケラト伝送により送られて来る情
報の冒頭部に位置する走り込み基準信号に同期したクロ
ックツ臂ルスを前記走り込み基準信号の終了仮に於いて
も高精度に発生し続けることが出来る優れた効果を有す
る。

【図面の簡単な説明】

第１図はパケット伝送される文字信号が多重化されたテ
レビジョン信号を示す波形図、第２図は第１図に示す文
字信号の拡大波形図、第３図は本発明によるクロックツ
９ルス発生回路の一実施例を示す回路図、第４図（、）
〜（ｆ）　、　菓５図（，１〜（ｄ）および第６図（、
）〜（ｄ）は第３図に示す回路図の各部動作波形図であ
る。 ｌ・・・増幅回路、２・・・文字信号抜取り回路、３・
・・同期分離回路、４・・・文字信号抜取り制御回路。 ５．７・・・アントゲ−）、６．８・・・第１．第２モ
ノマルチバイブレータ回路、９・・・電圧制御発振器、
１０・・・分局回路、１１・・・位相比較回路、１２・
・・差動増幅回路、１８・・・レベルシフト回路、ｌ　
９・・・ローパスフィルタ、２０・・・アナログ・ディ
ジタル変換回路、２１・・・ラッチ回路、２２・・・デ
ィジタル・アナログ変換回路。 代理人　弁理士　　鈴　木　章　夫、′−。

Claims (1)

1. 【特許請求の範囲】 Ｑ）　　ノ臂ケット伝送により送られて来る情報の冒頭
   部に位置する走）込み基準信号とクロックパルス発生用
   に設けられていゐ電圧制御発振器の出力信号との位相を
   比較してその位相差を進みと遅れに分けて第１．第２出
   力端から発生する位相比較器と、この位相比較器の第１
   、第２出力端から発生される出力信号を入力として位相
   差成分を出力する差動増幅回路と、この差動増幅回路の
   前段と俵段のいずれかに位置して前記位相差成分を直流
   化して位相差信号とするローノ臂スフィルタと、この直
   流化された位、相差信号をディジタル信号に変換するア
   ナログ・ディジタル変換回路と、このアナログ・ディジ
   タル変換回路の出力信号をラッチするラッチ回路と、こ
   のラッチ回路の出力信号をアナログ値に変換して前記電
   圧制御発振器に発振周波数制御信号として供給するディ
   ジタル・アナログ変換回路とを設け。 前記ラッチ回路は前記走り込み基準信号の発生開始時点
   からこの走り込み基準信号の発生期間を越えない期間に
   於いて発生されるラッチ制御信号の供給期間に於いては
   前記アナログ・ディジタル変換回路の出力信号をそのま
   ま前記ディジタル・アナログ変換回路に供給してフェー
   ズロックループを構成し、前記ラッチ制御信号の後縁に
   於いて該時点に於ける入力信号をラッチして出力するこ
   とにより、前記電圧制御発振器から前記走り込み基準信
   号に同期したクロックパルスを発生し続けさせることを
   特徴とするクロックツ臂ルス発生回路。