JPS58190148A - クロツクパルス発生回路 - Google Patents

クロツクパルス発生回路

Info

Publication number
JPS58190148A
JPS58190148A JP57072646A JP7264682A JPS58190148A JP S58190148 A JPS58190148 A JP S58190148A JP 57072646 A JP57072646 A JP 57072646A JP 7264682 A JP7264682 A JP 7264682A JP S58190148 A JPS58190148 A JP S58190148A
Authority
JP
Japan
Prior art keywords
signal
circuit
phase difference
phase
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57072646A
Other languages
English (en)
Other versions
JPS6365254B2 (ja
Inventor
Ryuichi Fujimura
隆一 藤村
Masahiro Niino
新納 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP57072646A priority Critical patent/JPS58190148A/ja
Publication of JPS58190148A publication Critical patent/JPS58190148A/ja
Publication of JPS6365254B2 publication Critical patent/JPS6365254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 る情報の各情報ビットを取り出すために用いられるクロ
ツクノξルスの発生回路に関し、特に、eケット伝送情
報の各情報ビットに自動的に位相合せされたクロックパ
ルスを発生するクロックノξルス発生回路に関するもの
である。
/ぞケット伝送は、各柚の情報をブロック伝送すること
により伝送N#Lおよび伝送効率を高めるものであり,
例えば文字情報伝送テレビジョン方式に於いては、文字
信号(図形も含む)の伝送に利用されている。この場合
1文字情報伝送テレビジョン方式は1文字信号をテレビ
ジョン信号の垂直帰線期間に於ける複数ラインに多重化
してパケット伝送を行なうものであり、受信側に於いて
はパケット伝送により送られて来る文字信号を順次メモ
リに書き込み、このメモリの内容を水平および垂直偏向
周期に同期して絖み出すことによりテレビジョン受像機
に表示するものである。そして、この文字情報は、例え
ば第20.22ラインに多重化されているものであり、
この文字情報が多重化されたカラーテレビ信号は例えば
第1図に構成されている。
つまり、水平同期信号H8,カラーノ々−スト信号CB
に続いて例えば296ビツトの文字信号O8が送られて
来るように定められている。そして、この文字信号os
ri走り込み基準信号■と情報データIDとからなり、
走り込み基準信号RIは第2図にその拡大図を示すよう
に2.86MHzの16ビツトノξルスによって構成さ
れてお於けるノξルス絢期に同期した5、 73MHz
のビットレートを有する非ゼロもどり法(NRZ)によ
り表わされる信号となっている。
従って、このように構成された文字信号O8の受信処理
に際しては、文字情報受信機の内部に受信文字信号C8
の各ピットに位相およびレートが一致するクロック/ぞ
ルスを発生するクロックパルス発生回路を設け、このク
ロックパルスを用いて受信した文字信号C8をサンプリ
ングすることにより情報データIDの谷情報ビットを取
り出している。この場合、クロックツぞルス発生回路は
、受信した文字信号O8から取り出した2、 86MH
zの走り込み基準信号FLIi入力信号として引き込み
発振を行なわせることにより、はぼ1水平走査期間にわ
たって発振が持続される発振回路が用いられており、こ
れによって発生されるクロックパルスの位相およびレー
トを受16シた文字1g号O8の谷ビットVC一致させ
ている。
しかしながら、上記構成によるクロックパルス発生回路
に於いては、文字信号O8の冒頭部分に於いてのみ送ら
れて来る走に込み基準信号比Iに引き込まれて発振を持
続する発振回路を利用したものであるために1発生され
るクロックパルスは時間の経過とともに不安定なものと
なってしまう問題を有している。
従って、本発明による目的は、ノソケット伝送されてく
る信号の冒頭部分に位置する走り込み基準信号に同期し
たクロックツぞルスを安定にかつ^精度に発生するクロ
ックパルス発生回路を提供することである。以下、回向
を用いて本発明によるクロックツぞルス発生回路を詳細
に説明する。
第3図は本発明によるクロックパルス発生り1路の一実
施例を示す回路図でおる。同図に於いてlは図示しない
チューナから供給されるテレビジョン1ご号AをMaI
pi!シて文字1g号抜取り回路2および同期分離(ロ
)路3に供給する増幅回路である。そして、この同期分
離回路3Fi、増幅回路1から供給されるテレビジョン
信号に含まれている生血同期信号■Sお工び水平同期(
g号H8を一般に周知の方法で取り出して文字信号抜取
!:l l!]l制御回路4I/(−供給する。文字信
号抜取り制御回路4は同期分離回路3から供給される基
型同期信号VSを基準として水平同期信号HS f:計
数することにより、文字信号が多重化されている例えば
vJ20.22ラインを抜取るだめの抜取り制御信号B
を文字信号抜取り回路2に供給する。仇って、文字16
号抜取り回路2は抜取り1IIIII御倍号Bの発生期
間に於いてのみ増幅回路1の出力信号(!l−Vり出す
ことにより文字信号O8が取り出される。5は水平同期
イ呂号H8と抜取り制御信号Bを人力とするアンドゲー
ト、6はアンドゲート5の出力によってトリガされる第
1モノマルチバイブレータ回路であって、水平同期信号
HSの発生時から文字信号C8に含まれる走り込み基準
信号R1の終了時点までを含む時間!−ケ自する出力信
号Cを発生するようにF#f建aか足められている。7
は出力信号Cと文手信号O8とを入力とするアンドゲー
トであって、文字信号08内に於ける走り込み基準信号
RIが取り出される。8はアンドゲート7から発生され
る走り込み基準信号RIの最初の立ち上りによって1回
のみトリガされる第2モノマルチバイブレータ回路であ
って、トリガ時点から走り込み基準信号RIの発生終了
時以内の期間に於いて出力信号りを発生するように時定
数が定められている。9は文字信号O8のピットするク
ロックツぐルスOPを発生する電圧制御発振器、10V
′i、!圧制御発振器9から発生されるクロックツξル
スOPを2分周する分周回路、11は入力端INIに供
給される文字信号C8の走り込み基準信号RIと入力端
IN、に供給される分周回路10の出力信号Eとの位相
差に対応した、eルス状の信号を発生する位相比較回路
であって、第4図(a) f (b)に示すように入力
端IN1に供給される文字信号O8の走り込み基準侶号
几Iが出力信号Eに対して位相が進んでいる場合には、
進み出力端OUT、から第4図(C)に示すようにその
位相差部分が“Loとなる出力信号Fが発生され、遅れ
出力端ou’rxの出力信号Gは第4図(d)に示すよ
うに′H°状態を続ける。これに対して第5図(a) 
、 (b)に示すように入力端INIに供給される文字
信号08の走り込み基準信号RIが入力端IN、に供給
される入力信号Eに対して遅れている場合には、進み出
力端0UTIから発生される出力信号Fは第5図(C)
に示すように“H″状態続け、遅れ出力端OUT、から
発生される出力信号Gは第5図(d)に示すようにその
位相差部分が“Loとなる出力信号Gが発生される。
12は差動増幅回路であって、位相比較器11の出力信
号P、Gをそれぞれ抵抗13.14t−介して正および
負極入力とする演算増幅器15と、フィートノ々ツク抵
抗16および抵抗17とからなる周知の回路構成となっ
ている。18は差動増幅回路12の出力信号Hkレベル
シフトして出力信号Iとして送出するレベルシフト回路
、19はレベルシフト回路18の出力信号工から直流分
のみを敗り出して出力信号Jとして送出するローパスフ
ィルタ、20は第2モノマルチ回路8の出力信号りの立
ち下シ時にローパスフィルタ19の出力信号Jをサンプ
リングして保持し続けるサンプルホールド回路であって
、このホールド出力信号Kを電圧制御発振回路9に制御
信号として供給している。
このように構成されたクロックツぞルス発生回路に於い
て、図示しないチューナ回路からテレビジョン信号人が
供給されると、増幅回路1はこのテレビジョン信号人を
増幅して文字信号抜取り回路2および同期分離回路3に
供給する。
そして、同期分離回路3はテレビジョン信号内に含まれ
る垂直同期信号vSおよび水平同期信号Haを分離して
送出する。一方、文字信号抜取り制御回路4Fi、同期
分離回路3から供給される垂直同期信号vSを基準とし
て水平同期信号H8の計数を行なうことにより、文字信
号OSが多重化されてくる第20.22ラインを判別し
、この第20.22ラインの期間に於いてのみ“Hoと
なる抜取9制御信号Bを発生して文字信号抜取り回路2
に供給する。従って、文字信号抜取り回路2は、抜取り
制御信号Bの発生期間に於いてのみゲートを開くことに
よって第6図(麿)に示す文字信号08が取り出される
一方、アンドゲート5は同期分離回路3から発生される
水平同期信号H8と抜取り制御信号Bとの一致を求める
ことによって、第6図(、)に示す文字信号O8が多重
されて来るラインの最初に位置する水平同期信号H8の
立ち上り部分を取り出して第1モノマルチ/々イブレー
タ回路6をトリガしている。従って、この第1モノマル
チバイブレータ回路6は第6図(b)に示すように水平
間liA信号H8の後縁部分から立ち上る出力信号0を
発生する。そして、この第1モノマルチバイブレータ回
w66は、前述したようにその出力信号Cの発生期間が
文字信号08に含まれる走り込み基準信号ルIの発生期
間を十分に含み、かつ情報データIDの発生期間には達
しない時点t、〜t4の範囲となるように時定数が定め
られている。このようにして作られた第1モノマルチノ
々イブレータ回路6の出力信号Cは、ゲート制御信号と
してアンドゲート7に供給されることにより、文字信号
08に含まれる走り込み基準信号RIが取抄出され、そ
の最初の信号の前縁に於いて第2マルチノ々イブレータ
回路8が1回のみトリガされて出力信号りを第6図(c
)に示すように発生する。この場合、第2マルチバイブ
レータ回路8から発生される出力信号りの発生期間は、
走り込み基準信号RIの発生期間内である時点1.〜t
lの期間となっている。
一方、電圧制御発振器9Fi、文字信号O8に含まれる
情報データIDをサンプリングするために用いるクロッ
クパルスCPを発振している。
この場合、情報データIDをサンプリングするためには
、走り込み基準信号RIに対して2倍の周波数が必要で
あシ、従って電圧制御発振器9は5.73MHXを発振
していることになる。そして、この電圧制御発振器9の
出力信号は、位相比較のために分周回路10に於いて2
分周されこのようにして発生された分周回路lOの出力
信号Eは、位相比較器11に於いて文字信号接散り回路
2から供給される文字信号O8の走り込み基準信号RI
と位相比較される。そして、この位相比較器11Fi第
4図(、)〜(d)を用いて先に説明したように、出力
信号Eに対して走り込み基準信号几Iが進み位相の場合
にはその位相差に対応して°L″となる第4図(c)に
示すパルス状の出力信号Fが進み出力端OUT、に発生
され、遅れ出力端OUT、から発生される出力信号Gは
第4図(d)に示すように−H−状態を続ける。このよ
うにして発生された位相比較器11の出力信号F、Gは
、差動増幅回路12に於いて両信号の差分が第4図(、
)に示す正極性のパルス状をなした出力信号Hとして発
生される。この出力信号Hはレベルシフト回w!!11
8に於いて、その零レベル出力時に電圧制御発振器9が
走り込み基準信号RIに対して2倍の周波数信号を発掘
するようにレベルシフトされる。このようにしてレベル
シフトされた出方信号■はローパスフィルタ19に供給
され、ここに於いて直流化されて出力信号Jとして出方
される。従って、この出力信号Jは第4図(f)に示す
ように、差動増幅回路12から発生される出力信号Hの
ノξルスeA1つま抄第4図(、)に示す走り込み基準
信号RIと電圧制御発振器9の出方信号を2分周する分
周回路10の出力信号E(第4図(b))との位相差に
対応したレベル変化となる。
一方、サンプルホール1回路20#i、@22モノマル
チノ々イブレータ路8から発生される出力信号りをホー
ルP制御信号として久方することにより、この出力信号
りのH“期間に於いてはローパスフィルタ19の出方信
号Jをそのまま通して電圧制御発振器9にその出力信号
Kを発振周波数制御信号として供給することによりフェ
ーズロックループを構成する。従って、電圧制御発振器
9は出力信号にのレベル上昇に対応して発条周波数を高
めるために、分周回路1゜の出力信号Eの位相が第4図
(b)に示すように順次進められて走り込み基準信号几
Iに合わされる。このために、差動増幅回路12から発
生される出力信号Hのパルス幅は順次狭くなり、位相が
一致した時点に於いて零レベル出力を発生し続けること
になる。また、この差動増幅回路12の出力信号Hをレ
ベルシフト回路18およびローパスフィルタ19を介し
て取り出した出力信号Jも、第4図(f)に示すように
出力信号Hのパルス幅変化に対応して変動した後、両者
の位相が合わされるにしたがってレベルシフト回路18
に於けるシフトレベル、っまり出力信号Hが零レベルを
続ける時に電圧制御発振器9がら走り込み基準信号RI
の2倍の周波数信号を発振させるに必要な制御電圧に業
種される。
このようにして、フェーズロックループにより位相合せ
処理が行なわれて両者の位相が一致し、そして走り込み
基準信号1(Iの終了時点近くに達すると、第6図(e
)に示すように時点t3に於いて第2モノマルチバイブ
レータ回路8から出力される出力信号りが“H″から°
L″に反転する。このようにして、ホールド制御信号と
しての出力信号りが“Loになると、サンプルホール1
回路20は第6図(d)に示す出力信号Kを時点tsに
於いてホールドし、このホールド時に於ける出力レベル
vHを保持して電圧制御発振器9を制御し続けることに
より7エーズロツクルーゾをロック状態とする。従って
、ホールド制御信号としての出力信号りの後縁#′i7
エーズロツクループが安定して位相合せが終了する時点
であれば良いことになるが、制御動作を安定化させるた
めには走り込み基準信号RIの後縁近くにすることが徳
策となる。
このような動作を走り込み基準信号Klが供給される毎
に行なわれることにより、クロック、eルスCPの位相
が走り込み基準信号凡Iに合せられる。そして、足り込
み基準信号1’LIが分周回路10の出力信号Bに対し
て第5図(、) 、 (→に示すように遅れた場合には
、進み出力端OUT。
から発生される出力信号Pは第5図(、)に示すように
H“状態を続け、遅れ出力端OUT、から発生される出
力信号Gは第5図(dlに示すように位相差に対応した
負極性の)ぞルス幅を有する信号となる。従って、この
両川力信号F、Gを入力とする差動増幅回路12の出力
信号Ht′i、第4図(e)の場合とは逆に負極性の信
号として発生され、この負極性の出力信号Hはレベルシ
フト回路1st−介し九後、ローパスフィルタ19に於
いて直流化されて電圧制御発振回路9を遅れ方向に位相
制御して位相合せが行なわれる。そして、位相合せが完
了すると、走り込み基準信号RIの終了近くに於いてホ
ールド制御信号としての出力信号りが“L“し4ルに反
転することにより、該時点に於ける電圧制御発振器9に
対する周波数制御信号としての出力信号Kiホールドし
てフェーズロックループを固定して位相会せされたクロ
ックパルスCPの発生ヲ続ケる。
なお、上記実施例に於いては、サンプルホールド回路に
供給するホールド制御信号を走り込み基準信号RIの最
初の立ち上夛で1回のみトリガされる第2モノマルチノ
々イゾレーfi回路によって発生させた場合についての
み説明したが、本発明はこれに限定されるものではなく
、走り込み基準信号RIの供給開始時点を含みかっ7エ
ーズロツクルーゾが安定する時点以後でかつ走り込み基
準信号が終了するまでの期間にわたって発生されるもの
であれば良い。ま九、上記1jlJに於いてはローパス
フィルタをレベルシフト回路18の後段に設けた場合に
ついて説明したが1位相比較器とサンプルホールド回路
との間であればいかなる位置でも良く1例えば位相比較
器11の出力端0UT1と抵抗130間および出力端0
UTtと抵抗14との間にそれぞれローハスフィルタを
介在させても良い、更に、電圧制御発振器9が差動増幅
回路12の零し堅ル出力によって目的とする周波数のク
ロックパルスを発振する場合にはレベルシフト回路18
を省略することが出来る。また、発生されるクロックパ
ルスCPの周波数が走シ込み基準信号と同一で良い場合
には分嶌器10t−取り除けば良いことになる。
以上説明したように、本発明によるクロックパルス発生
回路によれば、極めて簡単な構成でありなからノぞケラ
ト伝送により送られてくる情報の冒頭部に位置する走シ
込み基準信号に同期したクロックツぞルスを安定にかつ
高精度に発生することが出来る優れた効果を有する。
【図面の簡単な説明】 第1図は、eケラト伝送される文字信号が多重化された
テレピジヲン信号を示す波形図、第2図は第1図に示す
文字信号の拡大波形図、第3図は本発明によるクロック
lぞルス発生回路の一実施例を示す回路図、第4図(a
)〜(f)、第5図(、)〜(d>および第6図(、)
〜(d)は第3図に示す回路図の各部動作波形図である
。 1−増幅回路、2−・文字信号抜取り回路、3・・・同
期分離回路、4・−文字信号抜取り制御回路、5.7・
・・アントゲ−)、6.8・・・第1.第2モノマルチ
ノ々イブレータ回路、9・・・電圧制御発振器、10−
分周回路、11・・・位相比較回路、セ−・差動増幅回
路、18−・レベルシフト回路、19−ローパスフィル
タ、20・−サンプルホールド回路。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)ノミフット伝送により送られて来る情報の冒頼部
    に位置する走り込み基準信号とクロックツeルス発生用
    に設けられている電圧制御発振器の出力信号との位相を
    比較してその位相差を進みと遅れに分けて第1.第2出
    力端から発生する位相比較器と、この位相比較器の第1
    、第2出力端から発生される出力信号を人力として位相
    差成分を出力する差動増幅回路と、この差動増幅回路の
    前段と後段のいずれかに位置して前記位相差成分を直流
    化して位相差信号とするローパスフィルタと、この直流
    化された位相差信号を入力としその出力信号を発振周波
    数制御信号として前記電圧制御発振器に供給するサンプ
    ルホールド回路とを設け、前記サンプルホールド回路は
    前記走り込み基準信号の発生開始時点からこの走り込み
    基準信号の発生期間を越えない期間に於いて発生される
    ホールド制御信号の供給期間に於いては直流化された位
    相差信号を前記電圧制御発振器に供給してフェーズロッ
    クループを構成し、前記ホールド制御信号の後縁に於い
    て該時点に於ける位相差信号をホールドして出力し続け
    ることにより前記電圧制御発振回路から前記走り込み基
    準信号に同期したクロックパルスを発生し続けさせるこ
    とを特徴とするクロックツぞルス発生回路。
JP57072646A 1982-04-30 1982-04-30 クロツクパルス発生回路 Granted JPS58190148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57072646A JPS58190148A (ja) 1982-04-30 1982-04-30 クロツクパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57072646A JPS58190148A (ja) 1982-04-30 1982-04-30 クロツクパルス発生回路

Publications (2)

Publication Number Publication Date
JPS58190148A true JPS58190148A (ja) 1983-11-07
JPS6365254B2 JPS6365254B2 (ja) 1988-12-15

Family

ID=13495353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57072646A Granted JPS58190148A (ja) 1982-04-30 1982-04-30 クロツクパルス発生回路

Country Status (1)

Country Link
JP (1) JPS58190148A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252460U (ja) * 1988-10-08 1990-04-16

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530288A (en) * 1978-08-26 1980-03-04 Hitachi Denshi Ltd Bit-synchronous control system
JPS5644242A (en) * 1979-09-20 1981-04-23 Nec Corp Timing signal reproducing circuit
JPS56141643A (en) * 1980-04-07 1981-11-05 Nec Corp Clock regenerative circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530288A (en) * 1978-08-26 1980-03-04 Hitachi Denshi Ltd Bit-synchronous control system
JPS5644242A (en) * 1979-09-20 1981-04-23 Nec Corp Timing signal reproducing circuit
JPS56141643A (en) * 1980-04-07 1981-11-05 Nec Corp Clock regenerative circuit

Also Published As

Publication number Publication date
JPS6365254B2 (ja) 1988-12-15

Similar Documents

Publication Publication Date Title
JP2993559B2 (ja) 位相同期回路
EP0709966A2 (en) Phase detector with ternary output
JPH0795064A (ja) クロック回復装置
US6154511A (en) Clock extraction circuit
JPS58190148A (ja) クロツクパルス発生回路
JPS6317383B2 (ja)
JPH06276089A (ja) Pll回路
JPH04215338A (ja) Pll回路
JPS6365255B2 (ja)
JPS59139729A (ja) 位相同期回路
JPH0752843B2 (ja) Pll回路
KR900009252Y1 (ko) 텔리텍스트 수평 동기신호의 지터 제거회로
RU1780113C (ru) Устройство синхронизации информации, воспроизводимой с магнитного носител
JP2982860B2 (ja) クロック抽出回路
JPS58218285A (ja) クロツクパルス発生装置
JPS59190725A (ja) 位相同期回路
JPS5918894B2 (ja) デジタル位相同期回路
JPH04301926A (ja) Pll回路
JPS58148568A (ja) 同期信号ゲ−ト回路
JPH04326867A (ja) 位相同期回路
JPS5833735B2 (ja) Fmステレオ復調回路
JPH0537369A (ja) 位相同期発振回路の耐入力クロツク断回路方式
JPS58156247A (ja) 位相同期方式
JPH0583241A (ja) クロツク再生回路
JPH01286621A (ja) ディジタルpll回路