JPH01292926A - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JPH01292926A JPH01292926A JP63123291A JP12329188A JPH01292926A JP H01292926 A JPH01292926 A JP H01292926A JP 63123291 A JP63123291 A JP 63123291A JP 12329188 A JP12329188 A JP 12329188A JP H01292926 A JPH01292926 A JP H01292926A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- input data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 24
- 238000000605 extraction Methods 0.000 claims description 9
- 238000011084 recovery Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送路に伝送された信号からタイ
ミング信号を抽出するために利用する。
ミング信号を抽出するために利用する。
本発明は、特にディジタル加入者線伝送方式に利用する
に適する。
に適する。
本発明は、位相同期発振回路を含むタイミング信号抽出
回路において、 入力データ信号がフレーム同期状態にあるときに閉ルー
プ状態とし、フレーム同期が非同期状態にあるときには
電圧制御発振器の制御人力に定レベルの制御信号を与え
ることにより、 誤動作がなく、しかも短時間に同期状態となる回路を提
供するものである。
回路において、 入力データ信号がフレーム同期状態にあるときに閉ルー
プ状態とし、フレーム同期が非同期状態にあるときには
電圧制御発振器の制御人力に定レベルの制御信号を与え
ることにより、 誤動作がなく、しかも短時間に同期状態となる回路を提
供するものである。
伝送路を介して到来する入力データ信号からタイミング
信号を抽出する回路として、位相同期発復回路を用いる
技術が広く知られている。第２図にその回路はその基本
構成を示す。この回路は、端子１に伝送路を介して到来
する人力データ信号が与えられ、端子５に抽出されたタ
イミング信号を出力するものであって、電圧制御発振器
４と、この電圧制御発振器４の出力信号位相と人力デー
タ信号の位相とを比較する位相比較回路２と、この位相
比較回路２の比較出力信号を通過させて前記電圧制御発
振器４の制御人力に与える低域濾波器３とを備えた回路
である。
信号を抽出する回路として、位相同期発復回路を用いる
技術が広く知られている。第２図にその回路はその基本
構成を示す。この回路は、端子１に伝送路を介して到来
する人力データ信号が与えられ、端子５に抽出されたタ
イミング信号を出力するものであって、電圧制御発振器
４と、この電圧制御発振器４の出力信号位相と人力デー
タ信号の位相とを比較する位相比較回路２と、この位相
比較回路２の比較出力信号を通過させて前記電圧制御発
振器４の制御人力に与える低域濾波器３とを備えた回路
である。
この従来回路は、人力データ信号に正しく位相同期する
タイミング信号を抽出できる優れた回路であり、近年こ
の位相比較回路２にプリカーソル法を利用した回路を利
用して、加入者線ディジタル信号伝送路など、伝送路雑
音が多く比較的品質の低い伝送路についても、入力デー
タ信号に正確に同期するタイミング信号の再生を行うこ
とが試みられている。
タイミング信号を抽出できる優れた回路であり、近年こ
の位相比較回路２にプリカーソル法を利用した回路を利
用して、加入者線ディジタル信号伝送路など、伝送路雑
音が多く比較的品質の低い伝送路についても、入力デー
タ信号に正確に同期するタイミング信号の再生を行うこ
とが試みられている。
プリカーソル法については、米国学会ＩＥＥＥの雑誌Ｓ
ＡＣ，１９８６年１１月号（Ｊ、ＴＺＥＮＧ、他：”Ｔ
ｉｍｉｎｇＲｅｃｏｖｅｒｙ ｉｎ Ｄｉｇｉｔａｌ
５ｕｂｓｃｒｉｂｅｒ Ｌｏｏｐｓ ＵｓｉｎｇＢａｕ
ｄ−Ｒａｔｅ Ｓａｍｐｌｉｎｇ”、ＩＥＥＩＥ
ＪＯＵＲＮＡＬ ＯＮ ５ＥＬＥＣＴ［ＥＤＡＲＢ
ＡＳ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ、 ５ＡＣ
−４，８，ＮＯＶ、 １３０２（１９８６））にくわし
い記載がある。すなわち旧くから知られている位相比較
回路では、二つの入力の位相差に対する出力信号の特性
が第４図に示すように、−πから＋πまでの広い範囲に
わたり応動するが、プリカーソル法による回路では、第
５図に示すように零位相の近傍で優れた特性を示し、こ
れを離れると実質的に制御出力を送出しない。
ＡＣ，１９８６年１１月号（Ｊ、ＴＺＥＮＧ、他：”Ｔ
ｉｍｉｎｇＲｅｃｏｖｅｒｙ ｉｎ Ｄｉｇｉｔａｌ
５ｕｂｓｃｒｉｂｅｒ Ｌｏｏｐｓ ＵｓｉｎｇＢａｕ
ｄ−Ｒａｔｅ Ｓａｍｐｌｉｎｇ”、ＩＥＥＩＥ
ＪＯＵＲＮＡＬ ＯＮ ５ＥＬＥＣＴ［ＥＤＡＲＢ
ＡＳ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ、 ５ＡＣ
−４，８，ＮＯＶ、 １３０２（１９８６））にくわし
い記載がある。すなわち旧くから知られている位相比較
回路では、二つの入力の位相差に対する出力信号の特性
が第４図に示すように、−πから＋πまでの広い範囲に
わたり応動するが、プリカーソル法による回路では、第
５図に示すように零位相の近傍で優れた特性を示し、こ
れを離れると実質的に制御出力を送出しない。
上述の従来例回路は、入力データ信号に正しく同期する
タイミング信号を抽出できる優れた回路であるが、伝送
路の一時的な障害など入力データ信号に誤りがある場合
に同期を失いその回復に時間を要する欠点がある。特に
、位相比較回路２の特性が上述の第５図に示すように零
位相の近傍で優れた特性を示し、これを離れると実質的
に制御出力を送出しない回路では、この欠点は顕著にな
る。
タイミング信号を抽出できる優れた回路であるが、伝送
路の一時的な障害など入力データ信号に誤りがある場合
に同期を失いその回復に時間を要する欠点がある。特に
、位相比較回路２の特性が上述の第５図に示すように零
位相の近傍で優れた特性を示し、これを離れると実質的
に制御出力を送出しない回路では、この欠点は顕著にな
る。
本発明はこれを改良するもので、人力データ信号に正し
く同期するタイミング信号を抽出できる優れた特性を失
うことなく、伝送路の一次的な障害などに対しても短時
間で同期を回復することができるとともに、上述のプリ
カーソル法による位相比較回路を適用することができる
タイミング抽出回路を提供することを目的とする。
く同期するタイミング信号を抽出できる優れた特性を失
うことなく、伝送路の一次的な障害などに対しても短時
間で同期を回復することができるとともに、上述のプリ
カーソル法による位相比較回路を適用することができる
タイミング抽出回路を提供することを目的とする。
本発明は、入力データ信号に位相同期する位相同期発振
回路の構成をとり、その上に、定レベルの制御信号を発
生する定レベル発生回路と、 前記人力データ信号のフレーム同期を検出するフレーム
同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すとき
に位相比較回路の比較出力信号を電圧制御発振器の制御
人力に与え、前記フレーム同期検出回路の出力が非同期
状態を示すときに前記定レベルの制御信号を前記制御人
力に与える選択回路と を備えたことを特徴とする。
回路の構成をとり、その上に、定レベルの制御信号を発
生する定レベル発生回路と、 前記人力データ信号のフレーム同期を検出するフレーム
同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すとき
に位相比較回路の比較出力信号を電圧制御発振器の制御
人力に与え、前記フレーム同期検出回路の出力が非同期
状態を示すときに前記定レベルの制御信号を前記制御人
力に与える選択回路と を備えたことを特徴とする。
上記選択回路の挿入位置は、位相比較回路の出力から電
圧制御発振器の制御人力までの間のいずれの位置でもよ
い。
圧制御発振器の制御人力までの間のいずれの位置でもよ
い。
位相比較回路にはプリカーソル法による位相比較回路を
適用することができる。
適用することができる。
フレーム同期を検出するために、フレーム信号としてバ
ーカー符号を用いることができる。
ーカー符号を用いることができる。
人力データ信号のフレーム同期を検出するフレーム同期
検出回路の出力が同期状態を示すときには、位相同期発
振回路のループを閉ループとして出力タイミング信号の
位相が正しく入力データ信号に同期するように制御する
。したがって、抽出されたタイミング信号の位相はきわ
めて正確に入力データ信号に同期する。
検出回路の出力が同期状態を示すときには、位相同期発
振回路のループを閉ループとして出力タイミング信号の
位相が正しく入力データ信号に同期するように制御する
。したがって、抽出されたタイミング信号の位相はきわ
めて正確に入力データ信号に同期する。
フレーム同期検出回路の出力が非同期状態を示すときに
は、位相同期発振回路のループを開いてそのループ制御
を停止させ、代わりに電圧制御発振器の制御人力に一定
レベルの制御信号を与えて、標準的な周波数のタイミン
グ信号を発生させる。
は、位相同期発振回路のループを開いてそのループ制御
を停止させ、代わりに電圧制御発振器の制御人力に一定
レベルの制御信号を与えて、標準的な周波数のタイミン
グ信号を発生させる。
したがって、伝送路に一時的な障害などがあり、入力デ
ータ信号に短い時間の誤りが発生して同期状態を失った
場合にも、タイミング抽出回路の出力がただちに非同期
状態となるのではなく、とりあえず標準的な周波数のタ
イミング信号を送出して後段の回路の同期動作が維持さ
れているから、フレーム同期が回復した後には、すみや
かにその正確な同期状態に復帰することができる。
ータ信号に短い時間の誤りが発生して同期状態を失った
場合にも、タイミング抽出回路の出力がただちに非同期
状態となるのではなく、とりあえず標準的な周波数のタ
イミング信号を送出して後段の回路の同期動作が維持さ
れているから、フレーム同期が回復した後には、すみや
かにその正確な同期状態に復帰することができる。
第１図は本発明実施例回路のブロック構成図である。
この回路は、加入者線伝送路など比較的品質の低い伝送
路を経由して到来する入力データ信号が端子１に入力し
、その入力データ信号から抽出されたタイミング信号が
端子５から送出される回路である。この実施例回路は、
電圧制御発振器４と、この電圧制御発振器４の出力信号
位相と人力データ信号の位相とを比較する位相比較回路
２と、この位相比較回路２の比較出力信号を通過させて
前記電圧制御発振器４０制御人力に与える低域濾波器３
とを備えた位相同期発振回路を形成するタイミング抽出
回路であって、 定レベルの制御信号を発生する定レベル発生回路８と、
前記入力データ信号のフレーム同期を検出スるフレーム
検出回路７と、このフレーム検出回路７の出力が同期状
態を示すときに位相比較回路２の比較出力信号を電圧制
御発振器４の制御入力に与え、フレーム検出回路７の出
力が非同期状態を示すときに定レベル発生回路の出力を
制御信号を制御信号として電圧制御発振器４の制御入力
に与える選択回路９とを備えたことを特徴とする。
路を経由して到来する入力データ信号が端子１に入力し
、その入力データ信号から抽出されたタイミング信号が
端子５から送出される回路である。この実施例回路は、
電圧制御発振器４と、この電圧制御発振器４の出力信号
位相と人力データ信号の位相とを比較する位相比較回路
２と、この位相比較回路２の比較出力信号を通過させて
前記電圧制御発振器４０制御人力に与える低域濾波器３
とを備えた位相同期発振回路を形成するタイミング抽出
回路であって、 定レベルの制御信号を発生する定レベル発生回路８と、
前記入力データ信号のフレーム同期を検出スるフレーム
検出回路７と、このフレーム検出回路７の出力が同期状
態を示すときに位相比較回路２の比較出力信号を電圧制
御発振器４の制御入力に与え、フレーム検出回路７の出
力が非同期状態を示すときに定レベル発生回路の出力を
制御信号を制御信号として電圧制御発振器４の制御入力
に与える選択回路９とを備えたことを特徴とする。
この回路では、フレーム検出回路７の出力が同期状態を
示すときには、位相同期発振回路のループを閉ループと
して、端子５の出力タイミング信号の位相が正しく端子
１の人力データ信号に同期するように制御する。したが
って、端子５に送出されるタイミング信号の位相はきわ
めて正確に人力データ信号に同期する。
示すときには、位相同期発振回路のループを閉ループと
して、端子５の出力タイミング信号の位相が正しく端子
１の人力データ信号に同期するように制御する。したが
って、端子５に送出されるタイミング信号の位相はきわ
めて正確に人力データ信号に同期する。
フレーム検出回路７の出力が非同期状態を示すときには
、位相同期発振回路のループを開いてそのループ制御を
停止させ、代わりに電圧制御発振器４０制御入力に一定
レベルの制御信号を与えて、標準的な周波数のタイミン
グ信号を発生させる。
、位相同期発振回路のループを開いてそのループ制御を
停止させ、代わりに電圧制御発振器４０制御入力に一定
レベルの制御信号を与えて、標準的な周波数のタイミン
グ信号を発生させる。
したがって、端子５に接続された後段の回路の同期動作
は維持されているから、フレーム同期が回復した後には
、すみやかにその正確な同期状態に復帰することができ
る。
は維持されているから、フレーム同期が回復した後には
、すみやかにその正確な同期状態に復帰することができ
る。
定レベル発生回路８は、電圧制御発振器４が標準的な周
波数のタイミング信号を送出するための電圧を発生する
回路であり、電圧制御発振器４の特性および端子５に接
続される後段の回路の特性にしたがってその発生電圧が
設定される。
波数のタイミング信号を送出するための電圧を発生する
回路であり、電圧制御発振器４の特性および端子５に接
続される後段の回路の特性にしたがってその発生電圧が
設定される。
第３図は上記実施例の位相比較回路２およびフレーム検
出回路７の構成をさらに具体的に示す図である。この実
施例は、位相比較回路２としてブリカーソル法による構
成を用い、フレーム検出回路７としてバーカー符号を検
出する方式を用いたものである。
出回路７の構成をさらに具体的に示す図である。この実
施例は、位相比較回路２としてブリカーソル法による構
成を用い、フレーム検出回路７としてバーカー符号を検
出する方式を用いたものである。
すなわちこの位相比較回路２は、入力データ信号が与え
られる識別回路２１と、この識別回路２１の出力を一つ
の入力とし、前記入力データ信号を他方の入力どする減
算回路２２と、この減算回路２２の出力を１タイミング
周期だけ遅延させる遅延回路２３と、この遅延回路２３
の出力と前記入力データ信号との相関を演算する相関回
路２４と、電圧制御発振器４の出力タイミング信号にし
たがって上記各回路にクロック信号を供給するクロック
回路２５とを含む。
られる識別回路２１と、この識別回路２１の出力を一つ
の入力とし、前記入力データ信号を他方の入力どする減
算回路２２と、この減算回路２２の出力を１タイミング
周期だけ遅延させる遅延回路２３と、この遅延回路２３
の出力と前記入力データ信号との相関を演算する相関回
路２４と、電圧制御発振器４の出力タイミング信号にし
たがって上記各回路にクロック信号を供給するクロック
回路２５とを含む。
このプリカーソル法による位相比較回路は、二つの入力
信号の位相がほとんど一致している状態で、鋭い検出特
性を示す優れた回路であり、この位相比較回路を用いる
ことにより入力データ信号との位相を正確に一致させる
ことができる。第６図はこの実施例位相比較回路の位相
比較特性の実測図である。横軸に一πからπまでの位相
を示し、縦軸に比較出力電圧を示す。
信号の位相がほとんど一致している状態で、鋭い検出特
性を示す優れた回路であり、この位相比較回路を用いる
ことにより入力データ信号との位相を正確に一致させる
ことができる。第６図はこの実施例位相比較回路の位相
比較特性の実測図である。横軸に一πからπまでの位相
を示し、縦軸に比較出力電圧を示す。
また、フレーム検出回路７には、人力データ信号を識別
した前記識別回路２１の出力が人力されるフレームバタ
ン検出回路７１と、このフレームパタン検出回路７１の
出力検出信号が経由する保護回路７２とを含む。この保
護回路７２の出力は選択回路９に切替制御信号として供
給される。この保護回路７２は、フレームバタンか検出
されない状態が設定された回数にわたり継続するときに
出力を送出するための回路である。フレームカウンタ７
３はフレームバタン検出回路７１の動作を制御する回路
で、パターン検出を実行するためのフレーム周期を計数
する。
した前記識別回路２１の出力が人力されるフレームバタ
ン検出回路７１と、このフレームパタン検出回路７１の
出力検出信号が経由する保護回路７２とを含む。この保
護回路７２の出力は選択回路９に切替制御信号として供
給される。この保護回路７２は、フレームバタンか検出
されない状態が設定された回数にわたり継続するときに
出力を送出するための回路である。フレームカウンタ７
３はフレームバタン検出回路７１の動作を制御する回路
で、パターン検出を実行するためのフレーム周期を計数
する。
以上説明したように、本発明によれば、位相同期発振回
路として入力データ信号に正しく同期するタイミング信
号を抽出できる優れた特性を失うことなく、伝送路の一
次的な障害などに対しても、後段の回路が同期を失って
いないので、短時間で同期を回復することができる。ま
た、上述のプリカーソル法による位相比較回路を適用す
ることができ、さらに位相同期精度の高いタイミング抽
出回路を提供することができる。
路として入力データ信号に正しく同期するタイミング信
号を抽出できる優れた特性を失うことなく、伝送路の一
次的な障害などに対しても、後段の回路が同期を失って
いないので、短時間で同期を回復することができる。ま
た、上述のプリカーソル法による位相比較回路を適用す
ることができ、さらに位相同期精度の高いタイミング抽
出回路を提供することができる。
第１図は本発明実施例回路のブロック構成図。
第２図は従来例回路のブロック構成図。
第３図は本発明実施例回路において位相比較回路にプリ
カーソル法による回路を用いた場合のブロック構成図。 第４図および第５図は位相比較回路の特性説明図。 第６図は本発明実施例の位相比較回路の特性実測図。 １・・・人力データ信号が与えられる端子、２・・・位
相比較回路、３・・・低域濾波器、４・・・電圧制御発
振器、５・・・抽出されたタイミング信号が送出される
端子、７・・・フレーム検出回路、８・・・定レベル発
生回路、９・・・選択回路。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 第１図 第２図 阿−−Δφ−一二 第５図
カーソル法による回路を用いた場合のブロック構成図。 第４図および第５図は位相比較回路の特性説明図。 第６図は本発明実施例の位相比較回路の特性実測図。 １・・・人力データ信号が与えられる端子、２・・・位
相比較回路、３・・・低域濾波器、４・・・電圧制御発
振器、５・・・抽出されたタイミング信号が送出される
端子、７・・・フレーム検出回路、８・・・定レベル発
生回路、９・・・選択回路。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 第１図 第２図 阿−−Δφ−一二 第５図
Claims (1)
- 【特許請求の範囲】 １、電圧制御発振器と、この電圧制御発振器の出力信号
位相と入力データ信号の位相とを比較する位相比較回路
と、この位相比較回路の比較出力信号を通過させて前記
電圧制御発振器の制御入力に与える低域濾波器とを備え
たタイミング抽出回路において、 定レベルの制御信号を発生する定レベル発生回路と、 前記入力データ信号のフレーム同期を検出するフレーム
同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すとき
に前記比較出力信号を前記制御入力に与え、前記フレー
ム同期検出回路の出力が非同期状態を示すときに前記定
レベルの制御信号を前記制御入力に与える選択回路と を備えたことを特徴とするタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123291A JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123291A JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292926A true JPH01292926A (ja) | 1989-11-27 |
| JP2671012B2 JP2671012B2 (ja) | 1997-10-29 |
Family
ID=14856913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123291A Expired - Fee Related JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671012B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537506A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | 同期切替方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190149A (ja) * | 1982-04-30 | 1983-11-07 | Nec Home Electronics Ltd | クロツクパルス発生回路 |
-
1988
- 1988-05-19 JP JP63123291A patent/JP2671012B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190149A (ja) * | 1982-04-30 | 1983-11-07 | Nec Home Electronics Ltd | クロツクパルス発生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537506A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | 同期切替方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2671012B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151356A (en) | Method and apparatus for phase detection in digital signals | |
| EP1294116A2 (en) | Technique for synchronizing clocks in a network | |
| JPS63253741A (ja) | 位相同期ル−プ回路 | |
| JPWO2008029438A1 (ja) | データ再生回路 | |
| US5640523A (en) | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery | |
| JP2594484B2 (ja) | ディジタル信号受信装置及び方法 | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| US6028898A (en) | Signal regenerator | |
| US3602834A (en) | Timing recovery circuits | |
| JPH01292926A (ja) | タイミング抽出回路 | |
| CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| EP0146216B1 (en) | Improvements relating to phase detecting apparatus for use in synchronising systems | |
| US5831461A (en) | Method & apparatus for tracking characteristics of a data stream and a system incorporating the same | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| US7409020B1 (en) | Technique for filter-enhanced clock synchronization | |
| KR100373333B1 (ko) | 비동기전달모드 셀 동기 신호의 오류 검출 장치 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| EP0874449B1 (en) | A method and apparatus for phase detection in digital signals | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| WO2003081766A1 (en) | Detection of frequency differences between signals | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPH0752839B2 (ja) | Ｄｐｌｌ回路の収束判定器 | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| JP2002111643A (ja) | 網終端装置及びデータ通信信号の同期化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |