JPS6019363A - デイジタル信号処理系における位相同期方式 - Google Patents
デイジタル信号処理系における位相同期方式Info
- Publication number
- JPS6019363A JPS6019363A JP12605583A JP12605583A JPS6019363A JP S6019363 A JPS6019363 A JP S6019363A JP 12605583 A JP12605583 A JP 12605583A JP 12605583 A JP12605583 A JP 12605583A JP S6019363 A JPS6019363 A JP S6019363A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- horizontal period
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は位相同期(PLL)方式に係シ、特に、テレビ
ジョン(TV)信号などをディジタル化する信号処理す
る系において実用化して好適な位相差検出方式に関する
。
ジョン(TV)信号などをディジタル化する信号処理す
る系において実用化して好適な位相差検出方式に関する
。
よく知られているように、PLLを実現するには位相差
検出が必須である。例えばTV倍信号水平同期信号と電
圧制御発振器との位相差を検出するには、たとえば、第
1図に示すように検出のだめのゲートパルスGを与え、
これで水平同期信号Sをサンプルして、その振幅(実際
にはノイズ等の影響を避けるため積分することが多い)
を知ることによシ得られる。そして、この振幅値が一定
値となるように、電圧制御発振器(VCO)の周波数を
制御する方法がとられる。
検出が必須である。例えばTV倍信号水平同期信号と電
圧制御発振器との位相差を検出するには、たとえば、第
1図に示すように検出のだめのゲートパルスGを与え、
これで水平同期信号Sをサンプルして、その振幅(実際
にはノイズ等の影響を避けるため積分することが多い)
を知ることによシ得られる。そして、この振幅値が一定
値となるように、電圧制御発振器(VCO)の周波数を
制御する方法がとられる。
゛一方サンプルされた値は、少なくとも1水平周期の間
保持しておくことが望ましい。何故なら、直接これを低
域p波器に導く方法もあるが、これではPLLの制御系
から定まる時定数とのマツチング上好ましくない場合が
あるからである。
保持しておくことが望ましい。何故なら、直接これを低
域p波器に導く方法もあるが、これではPLLの制御系
から定まる時定数とのマツチング上好ましくない場合が
あるからである。
上述の保持のためには、アナログ的手法もあるが、リー
ク等を考えるとディジタル的手法の方が望ましい。
ク等を考えるとディジタル的手法の方が望ましい。
本発明は、ディジタルテレビジョン等において経済的、
効率的なディジタル保持回路を有するPLL方式を提供
することにある。
効率的なディジタル保持回路を有するPLL方式を提供
することにある。
本発明は、上記目的を達成するため、この信号を有効に
活用するものでテレビジョン信号をA/D変換し、A/
D変換された信号をディジタル的に保持し、この保持さ
れた信号をD/A変換し、仁のD/A変換されたアナロ
グ信号によって、電圧制御発振器を制御するように構成
したものでおる。
活用するものでテレビジョン信号をA/D変換し、A/
D変換された信号をディジタル的に保持し、この保持さ
れた信号をD/A変換し、仁のD/A変換されたアナロ
グ信号によって、電圧制御発振器を制御するように構成
したものでおる。
以下、本発明の考え方、実施例を第2図を用いて説明す
る。
る。
入力テレビジョン(以下TVと略す)信号は、A/D変
換器1によシディジタル化される。これは本来の発明の
対象である画像信号処理系に供給されるelか、本発明
の目的であるPLL回路にも供給される。すなわち、1
/N回路2の出力によってラッチ回路3にセットされる
。この1/N回路は、1水平周期に含まれるN個のパル
ス(通常N個の標本点に対応する)を計数し、N回に1
回、すなわち、1水平周期に1回出力を出す。これが第
1図に示すゲートパルスとなる。
換器1によシディジタル化される。これは本来の発明の
対象である画像信号処理系に供給されるelか、本発明
の目的であるPLL回路にも供給される。すなわち、1
/N回路2の出力によってラッチ回路3にセットされる
。この1/N回路は、1水平周期に含まれるN個のパル
ス(通常N個の標本点に対応する)を計数し、N回に1
回、すなわち、1水平周期に1回出力を出す。これが第
1図に示すゲートパルスとなる。
この出力はD/A変換器4によシD/A変換され、以後
、1水平周期の間、積分回路(低域沖波a)5を経てV
CO6に与えられる。
、1水平周期の間、積分回路(低域沖波a)5を経てV
CO6に与えられる。
そしてPLLの原理としてよく知られているよ周波数が
低すぎることであ!11、VCOの発]辰周波数を上げ
るように制御する。
低すぎることであ!11、VCOの発]辰周波数を上げ
るように制御する。
以上示したように、本発明におけるPLLではディジタ
ルTV系として本来不可欠なA/D変換器を巧みに活用
し、このA/I)出力の荷足の時点の出力をラッチする
のみで位相差検出を実現するところの特徴がある。
ルTV系として本来不可欠なA/D変換器を巧みに活用
し、このA/I)出力の荷足の時点の出力をラッチする
のみで位相差検出を実現するところの特徴がある。
本発明は以上の実施例のほか、下記の如く多くの変形が
考えられる。
考えられる。
(+)D/A出力はそれほどの線型性は不要である。
従つC1たとえばラッチ出力に、1,2,4゜8、・・
・・・・の比の抵抗を付ける程度のもので十分である。
・・・・の比の抵抗を付ける程度のもので十分である。
(11)位相差を検出するのはたとえば同期パルス部分
である。これは前線でも後縁でもかまわない。
である。これは前線でも後縁でもかまわない。
ただし、当然のことながら得られた振幅値の変化する方
向に対し、vCOの発振周波数が高くなるように設計す
るかあるいはこの逆かは注意を要する。
向に対し、vCOの発振周波数が高くなるように設計す
るかあるいはこの逆かは注意を要する。
(m)位相差検出に必要なのは、同期信号部分である。
したがって、A/D変換出力の全ビットをD/A変換す
る必要はない。たとえば上位2ビツトが1であれば、他
に関係なく高電位を出力するよりなり/A変換器でよい
。例を第3図に示す。
る必要はない。たとえば上位2ビツトが1であれば、他
に関係なく高電位を出力するよりなり/A変換器でよい
。例を第3図に示す。
(1v)雑音の影響を取除くため、あるいはビデオ信号
期間中の色信号成分の影響を取除くため、1個のデータ
を取込むのではなく、2個あるいはそれ以上のデータを
取込んで、これらの平均をとる方法も考えられる。第4
図はこれを示すもので、ラッチ32.33の如く2段重
ねてD/A変換すればよい。
期間中の色信号成分の影響を取除くため、1個のデータ
を取込むのではなく、2個あるいはそれ以上のデータを
取込んで、これらの平均をとる方法も考えられる。第4
図はこれを示すもので、ラッチ32.33の如く2段重
ねてD/A変換すればよい。
(V)TV信号に限らず、このような波形を有する信号
系に適用可能である。
系に適用可能である。
第1図は、TV系の信号の祝明図、第2図は、本発明の
実施例における構成図、第3図は他の実施例におけるD
/A変換器の構成図、第4図は、さらに他の実施例にお
けるD/A変換器の構成図を示すものである。 1・・・A/D変換器、3・・・ラッチ回路、4・・・
D/A預 1 図 第 2 図 ¥I 3 図 1 第 4 ロ
実施例における構成図、第3図は他の実施例におけるD
/A変換器の構成図、第4図は、さらに他の実施例にお
けるD/A変換器の構成図を示すものである。 1・・・A/D変換器、3・・・ラッチ回路、4・・・
D/A預 1 図 第 2 図 ¥I 3 図 1 第 4 ロ
Claims (1)
- 電圧制御発振器よシ得られるタイミング信号によシ、ア
ナログ・ディジタル変換出力をディジタル的に保持し、
これをディジタル・アナログ変換することによシ上記電
圧制御発振器を制御したることを特徴とするディジタル
信号処理系における位相同期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12605583A JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12605583A JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6019363A true JPS6019363A (ja) | 1985-01-31 |
Family
ID=14925517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12605583A Pending JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6019363A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01228377A (ja) * | 1988-03-09 | 1989-09-12 | Sony Corp | デジタル同期検出装置 |
FR2685584A1 (fr) * | 1991-12-18 | 1993-06-25 | Philips Electronics Nv | Dispositif generateur de signal de synchronisation. |
JPH05260339A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu General Ltd | ディジタルpll回路 |
-
1983
- 1983-07-13 JP JP12605583A patent/JPS6019363A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01228377A (ja) * | 1988-03-09 | 1989-09-12 | Sony Corp | デジタル同期検出装置 |
FR2685584A1 (fr) * | 1991-12-18 | 1993-06-25 | Philips Electronics Nv | Dispositif generateur de signal de synchronisation. |
JPH05260339A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu General Ltd | ディジタルpll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
JPH0683192B2 (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
JPS6019363A (ja) | デイジタル信号処理系における位相同期方式 | |
US5253042A (en) | Burst phase detection circuit | |
JPH10260653A (ja) | サンプリング位相制御装置 | |
US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
JPH0732391B2 (ja) | クロック同期回路 | |
US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
JPS617779A (ja) | 固体撮像素子の出力信号処理回路 | |
JP2597650B2 (ja) | クランプ回路 | |
JPH0336472B2 (ja) | ||
JP3089138B2 (ja) | 量子化回路 | |
JPH09305158A (ja) | ドットクロック発生装置 | |
JP2812248B2 (ja) | ディジタル式サブキャリア再生回路 | |
JP2003528502A (ja) | 参照信号と結合されたクロック信号を生成する方法および装置 | |
JP2793726B2 (ja) | 水平同期信号検出装置 | |
JPH0553357B2 (ja) | ||
JPS61242115A (ja) | 位相同期回路 | |
JPH0231518A (ja) | 位相同期補償回路 | |
JPH069390B2 (ja) | 信号処理装置 | |
JPS62200836A (ja) | デ−タ取り込み回路 | |
JPS62152277A (ja) | 信号処理装置 | |
JPS5933989A (ja) | サンプル位相調整方式 | |
EP0546537A1 (en) | Electronic device for the automatic conversion of sampled frequencies |