JPS6019363A - デイジタル信号処理系における位相同期方式 - Google Patents
デイジタル信号処理系における位相同期方式Info
- Publication number
- JPS6019363A JPS6019363A JP12605583A JP12605583A JPS6019363A JP S6019363 A JPS6019363 A JP S6019363A JP 12605583 A JP12605583 A JP 12605583A JP 12605583 A JP12605583 A JP 12605583A JP S6019363 A JPS6019363 A JP S6019363A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- horizontal period
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は位相同期（ＰＬＬ）方式に係シ、特に、テレビ
ジョン（ＴＶ）信号などをディジタル化する信号処理す
る系において実用化して好適な位相差検出方式に関する
。
ジョン（ＴＶ）信号などをディジタル化する信号処理す
る系において実用化して好適な位相差検出方式に関する
。
よく知られているように、ＰＬＬを実現するには位相差
検出が必須である。例えばＴＶ倍信号水平同期信号と電
圧制御発振器との位相差を検出するには、たとえば、第
１図に示すように検出のだめのゲートパルスＧを与え、
これで水平同期信号Ｓをサンプルして、その振幅（実際
にはノイズ等の影響を避けるため積分することが多い）
を知ることによシ得られる。そして、この振幅値が一定
値となるように、電圧制御発振器（ＶＣＯ）の周波数を
制御する方法がとられる。
検出が必須である。例えばＴＶ倍信号水平同期信号と電
圧制御発振器との位相差を検出するには、たとえば、第
１図に示すように検出のだめのゲートパルスＧを与え、
これで水平同期信号Ｓをサンプルして、その振幅（実際
にはノイズ等の影響を避けるため積分することが多い）
を知ることによシ得られる。そして、この振幅値が一定
値となるように、電圧制御発振器（ＶＣＯ）の周波数を
制御する方法がとられる。
゛一方サンプルされた値は、少なくとも１水平周期の間
保持しておくことが望ましい。何故なら、直接これを低
域ｐ波器に導く方法もあるが、これではＰＬＬの制御系
から定まる時定数とのマツチング上好ましくない場合が
あるからである。
保持しておくことが望ましい。何故なら、直接これを低
域ｐ波器に導く方法もあるが、これではＰＬＬの制御系
から定まる時定数とのマツチング上好ましくない場合が
あるからである。
上述の保持のためには、アナログ的手法もあるが、リー
ク等を考えるとディジタル的手法の方が望ましい。
ク等を考えるとディジタル的手法の方が望ましい。
本発明は、ディジタルテレビジョン等において経済的、
効率的なディジタル保持回路を有するＰＬＬ方式を提供
することにある。
効率的なディジタル保持回路を有するＰＬＬ方式を提供
することにある。
本発明は、上記目的を達成するため、この信号を有効に
活用するものでテレビジョン信号をＡ／Ｄ変換し、Ａ／
Ｄ変換された信号をディジタル的に保持し、この保持さ
れた信号をＤ／Ａ変換し、仁のＤ／Ａ変換されたアナロ
グ信号によって、電圧制御発振器を制御するように構成
したものでおる。
活用するものでテレビジョン信号をＡ／Ｄ変換し、Ａ／
Ｄ変換された信号をディジタル的に保持し、この保持さ
れた信号をＤ／Ａ変換し、仁のＤ／Ａ変換されたアナロ
グ信号によって、電圧制御発振器を制御するように構成
したものでおる。
以下、本発明の考え方、実施例を第２図を用いて説明す
る。
る。
入力テレビジョン（以下ＴＶと略す）信号は、Ａ／Ｄ変
換器１によシディジタル化される。これは本来の発明の
対象である画像信号処理系に供給されるｅｌか、本発明
の目的であるＰＬＬ回路にも供給される。すなわち、１
／Ｎ回路２の出力によってラッチ回路３にセットされる
。この１／Ｎ回路は、１水平周期に含まれるＮ個のパル
ス（通常Ｎ個の標本点に対応する）を計数し、Ｎ回に１
回、すなわち、１水平周期に１回出力を出す。これが第
１図に示すゲートパルスとなる。
換器１によシディジタル化される。これは本来の発明の
対象である画像信号処理系に供給されるｅｌか、本発明
の目的であるＰＬＬ回路にも供給される。すなわち、１
／Ｎ回路２の出力によってラッチ回路３にセットされる
。この１／Ｎ回路は、１水平周期に含まれるＮ個のパル
ス（通常Ｎ個の標本点に対応する）を計数し、Ｎ回に１
回、すなわち、１水平周期に１回出力を出す。これが第
１図に示すゲートパルスとなる。
この出力はＤ／Ａ変換器４によシＤ／Ａ変換され、以後
、１水平周期の間、積分回路（低域沖波ａ）５を経てＶ
ＣＯ６に与えられる。
、１水平周期の間、積分回路（低域沖波ａ）５を経てＶ
ＣＯ６に与えられる。
そしてＰＬＬの原理としてよく知られているよ周波数が
低すぎることであ！１１、ＶＣＯの発］辰周波数を上げ
るように制御する。
低すぎることであ！１１、ＶＣＯの発］辰周波数を上げ
るように制御する。
以上示したように、本発明におけるＰＬＬではディジタ
ルＴＶ系として本来不可欠なＡ／Ｄ変換器を巧みに活用
し、このＡ／Ｉ）出力の荷足の時点の出力をラッチする
のみで位相差検出を実現するところの特徴がある。
ルＴＶ系として本来不可欠なＡ／Ｄ変換器を巧みに活用
し、このＡ／Ｉ）出力の荷足の時点の出力をラッチする
のみで位相差検出を実現するところの特徴がある。
本発明は以上の実施例のほか、下記の如く多くの変形が
考えられる。
考えられる。
（＋）Ｄ／Ａ出力はそれほどの線型性は不要である。
従つＣ１たとえばラッチ出力に、１，２，４゜８、・・
・・・・の比の抵抗を付ける程度のもので十分である。
・・・・の比の抵抗を付ける程度のもので十分である。
（１１）位相差を検出するのはたとえば同期パルス部分
である。これは前線でも後縁でもかまわない。
である。これは前線でも後縁でもかまわない。
ただし、当然のことながら得られた振幅値の変化する方
向に対し、ｖＣＯの発振周波数が高くなるように設計す
るかあるいはこの逆かは注意を要する。
向に対し、ｖＣＯの発振周波数が高くなるように設計す
るかあるいはこの逆かは注意を要する。
（ｍ）位相差検出に必要なのは、同期信号部分である。
したがって、Ａ／Ｄ変換出力の全ビットをＤ／Ａ変換す
る必要はない。たとえば上位２ビツトが１であれば、他
に関係なく高電位を出力するよりなり／Ａ変換器でよい
。例を第３図に示す。
る必要はない。たとえば上位２ビツトが１であれば、他
に関係なく高電位を出力するよりなり／Ａ変換器でよい
。例を第３図に示す。
（１ｖ）雑音の影響を取除くため、あるいはビデオ信号
期間中の色信号成分の影響を取除くため、１個のデータ
を取込むのではなく、２個あるいはそれ以上のデータを
取込んで、これらの平均をとる方法も考えられる。第４
図はこれを示すもので、ラッチ３２．３３の如く２段重
ねてＤ／Ａ変換すればよい。
期間中の色信号成分の影響を取除くため、１個のデータ
を取込むのではなく、２個あるいはそれ以上のデータを
取込んで、これらの平均をとる方法も考えられる。第４
図はこれを示すもので、ラッチ３２．３３の如く２段重
ねてＤ／Ａ変換すればよい。
（Ｖ）ＴＶ信号に限らず、このような波形を有する信号
系に適用可能である。
系に適用可能である。
第１図は、ＴＶ系の信号の祝明図、第２図は、本発明の
実施例における構成図、第３図は他の実施例におけるＤ
／Ａ変換器の構成図、第４図は、さらに他の実施例にお
けるＤ／Ａ変換器の構成図を示すものである。 １・・・Ａ／Ｄ変換器、３・・・ラッチ回路、４・・・
Ｄ／Ａ預 １ 図 第 ２ 図 ￥Ｉ ３ 図 １ 第 ４ ロ
実施例における構成図、第３図は他の実施例におけるＤ
／Ａ変換器の構成図、第４図は、さらに他の実施例にお
けるＤ／Ａ変換器の構成図を示すものである。 １・・・Ａ／Ｄ変換器、３・・・ラッチ回路、４・・・
Ｄ／Ａ預 １ 図 第 ２ 図 ￥Ｉ ３ 図 １ 第 ４ ロ
Claims (1)
- 電圧制御発振器よシ得られるタイミング信号によシ、ア
ナログ・ディジタル変換出力をディジタル的に保持し、
これをディジタル・アナログ変換することによシ上記電
圧制御発振器を制御したることを特徴とするディジタル
信号処理系における位相同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12605583A JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12605583A JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6019363A true JPS6019363A (ja) | 1985-01-31 |
Family
ID=14925517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12605583A Pending JPS6019363A (ja) | 1983-07-13 | 1983-07-13 | デイジタル信号処理系における位相同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019363A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228377A (ja) * | 1988-03-09 | 1989-09-12 | Sony Corp | デジタル同期検出装置 |
| FR2685584A1 (fr) * | 1991-12-18 | 1993-06-25 | Philips Electronics Nv | Dispositif generateur de signal de synchronisation. |
| JPH05260339A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu General Ltd | ディジタルｐｌｌ回路 |
-
1983
- 1983-07-13 JP JP12605583A patent/JPS6019363A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228377A (ja) * | 1988-03-09 | 1989-09-12 | Sony Corp | デジタル同期検出装置 |
| FR2685584A1 (fr) * | 1991-12-18 | 1993-06-25 | Philips Electronics Nv | Dispositif generateur de signal de synchronisation. |
| JPH05260339A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu General Ltd | ディジタルｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| JPH0683192B2 (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JPS6019363A (ja) | デイジタル信号処理系における位相同期方式 | |
| US5253042A (en) | Burst phase detection circuit | |
| JPH10260653A (ja) | サンプリング位相制御装置 | |
| US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
| JPH0732391B2 (ja) | クロック同期回路 | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JPS617779A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JPH0336472B2 (ja) | ||
| JP3089138B2 (ja) | 量子化回路 | |
| JPH09305158A (ja) | ドットクロック発生装置 | |
| JP2812248B2 (ja) | ディジタル式サブキャリア再生回路 | |
| JP2003528502A (ja) | 参照信号と結合されたクロック信号を生成する方法および装置 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH0553357B2 (ja) | ||
| JPS61242115A (ja) | 位相同期回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH069390B2 (ja) | 信号処理装置 | |
| JPS62200836A (ja) | デ−タ取り込み回路 | |
| JPS62152277A (ja) | 信号処理装置 | |
| JPS5933989A (ja) | サンプル位相調整方式 | |
| EP0546537A1 (en) | Electronic device for the automatic conversion of sampled frequencies |