JP2001094823A

JP2001094823A - マルチスキャン対応水平同期信号生成システム

Info

Publication number: JP2001094823A
Application number: JP26843499A
Authority: JP
Inventors: Takaari Nagamine; 孝有長峰; Satoshi Miura; 悟司三浦; Shinji Takahashi; 新司高橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-09-22
Filing date: 1999-09-22
Publication date: 2001-04-06
Also published as: EP1087616A2; CN1228964C; US6597403B1; KR20010050583A; CN1289203A; KR100749682B1

Abstract

(57)【要約】【課題】セラミック等のＱの高い発振器を使用するこ
とよってロックレンジが狭くなり、各種のテレビジョン
方式の水平偏向周波数の全てに対応できる水平偏向周波
数発生システムを形成することが困難であるという課題
を解決する。【解決手段】マルチスキャンディスプレイにおける偏
向周波数ｆｈより十分高い周波数ｆ０で発信する周波数
固定の発振器を持ち、その発振器から出力されるクロッ
クをカウントダウンする第１のカウンタに入力し、ｆ０
÷ｆｈの除算で得られる小数点以下を丸めた整数ｎを、
ｎ以下の整数ｍで除算し、得られた値ｋに対して、第１
のカウンタがｋだけカウントする時間を１サイクルと
し、それをｍだけカウントする第２のカウンタによって
ｍサイクル繰り返すことを１周期として、偏向周波数ｆ
ｈを作成すると同時に、偏向周波数の定数倍のクロック
を作成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受像
機やモニタ装置などにおいて所要の水平偏向周波数を発
生させ、マルチスキャンに対応させることができるマル
チスキャン対応水平同期信号生成システムに関する。

【０００２】

【従来の技術】テレビジョン水平偏向周波数発生システ
ムには、標準のＮＴＳＣ方式やＰＡＬ方式などのテレビ
ジョン方式だけではなく、例えば現行のＮＴＳＣ画像を
ライン倍速処理してノンインタレースにより表示するＥ
ＤＴＶ（Extended DefinitionTV）方式や、ＰＡＬ方式
に於いてフリッカを解消するためにフィールド倍速処理
を行う、いわゆるフリッカ・フリーなどの倍速方式も知
られている。また、ＭＵＳＥ（Multiple Sub−Nyquist
Sampling Encoding ）方式による放送も開始されてい
る。このような背景から、ＭＵＳＥ方式とＮＴＳＣ方式
の両方式に対応したテレビジョン受像機なども知られて
きている。

【０００３】そして、上記したこれらの方式における水
平偏向周波数はそれぞれ異なり、標準のＮＴＳＣ方式で
は１５．７３４ＫＨｚ、ＰＡＬ方式では１５．６２５Ｋ
Ｈｚとなる。また、ＥＤＴＶ方式やフリッカ・フリー方
式を含むＮＴＳＣ、ＰＡＬに基づくライン倍速あるいは
フィールド倍速による倍速方式では、それぞれ標準のＮ
ＴＳＣ、ＰＡＬ方式の２倍の水平偏向周波数が必要とな
るため、例えばＮＴＳＣ方式に基づく倍速方式（ＥＤＴ
Ｖ方式を含む）では、標準のＮＴＳＣ方式の２倍の１
５．７３４×２＝３１．４６８ＫＨｚの水平偏向周波数
となり、また、フリッカ・フリー方式などのＰＡＬ方式
に基づく倍速方式では、標準のＰＡＬ方式の２倍の１
５．６２５×２＝３１．２５ＫＨｚの水平偏向周波数と
なる。更に、ＭＵＳＥ方式では３３．７５ＫＨｚとされ
ている。

【０００４】このように、各種のテレビジョン方式が存
在するようになってきた場合、方式ごとに異なる水平偏
向周波数に関わらず、水平偏向周波数発生装置の共通化
が図られるとコスト的に有利となって好ましいが、、上
述したような各種テレビジョン方式の水平偏向周波数の
すべてに対応できる水平偏向周波数発生回路を形成する
ことは、かなり困難なものであった。

【０００５】コンピュータディスプレイ、又はポイント
周波数に対応したテレビジョン受像機において、水平偏
向周波数を作成する方法は、一般に２つの方法がある。
まず、第１の方法は、コンデンサの電荷をチャージ、デ
ィスチャージすることによって、鋸歯状信号を作成する
方法である。図７にその基本的システム図を示す。Ｃが
電荷をチャージ、ディスチャージするコンデンサで、ス
イッチＳＷにより電流を流し込む電流源Ｉ０，Ｉ１を選
択する。電流源Ｉ１を選択すると、端子電圧Ｖが上昇す
る。その端子電圧Ｖが電圧Ｖ１より高くなると、コンパ
レータ１によってスイッチＳＷを反対側に倒し、電流源
Ｉ０が選択される。そのため、端子電圧Ｖは下降する。
その端子電圧Ｖが電圧Ｖ０以下になるとコンパレータＶ
０によって、スイッチＳＷは、再度、電流源Ｉ１側に倒
れ、電流源Ｉ１が選択される。この一連の動作の繰り返
しにより、端子Ｖの電圧は、図７（ｂ）に示されるよう
な鋸歯状波となる。この生成された信号を水平偏向信号
用の基本信号とすることができる。

【０００６】図７に示されている第１の方法で生成され
る図７（ｂ）で示される鋸歯状波は、水平偏向周波数と
同じか、定倍の周波数に設定される。この第１の方法を
マルチスキャン対応にするためには、チャージ、ディス
チャージ用の電流源Ｉ０、Ｉ１の電流値を増やすと、発
振周波数は高くなるので、図８（ａ）、（ｂ）に示され
るように鋸歯状波の電圧の上昇、下降の角度を変化させ
て、基本周波数を変えることによりマルチスキャン対応
とすることができる。

【０００７】しかし、この第１の方法には、ジッター性
能の問題を無視できない。素子の熱雑音等の作用で、基
準電位であるＶ０、Ｖ１、及び発振周波数を決める電流
源Ｉ０，Ｉ１にノイズが乗るため、ジッター性能に敏感
な水平偏向信号として使用するのには、かなりの困難が
伴う。そのため、見かけ上のノイズレベルを小さく見せ
るために、電流源Ｉ０、Ｉ１の値を大きく取り、かつ発
振周波数が上がってしまうことを防ぐために、コンデン
サＣの容量を大きくする、等の対策がとられている。し
かしながら、コンデンサＣの容量を大きくすると、集積
回路の面積が大きくなり、かつ消費電力が大きくなって
しまう。実際の設計の際には、コンデンサＣの容量、及
び電流源Ｉ０、Ｉ１の電流値をジッター性能が悪くなら
ない程度に小さく押さえるように設計を行うが、ギリギ
リの値を狙うため、試作してみると、ジッター性能が思
った以上に良くない等の問題が常につきまとった。

【０００８】また、この方法の最大の欠点は、調整が必
要ということである。コンデンサＣの容量、基準電位Ｖ
０，Ｖ１及び電流源Ｉ０、Ｉ１の電流値は、各構成要素
が集積回路として組み込まれるため、必ずバラツキが生
じる。ある集積回路は容量が大きめにできたが、また別
の集積回路の容量は容量が小さめにできた、というよう
なことが起きる。そのため、第１の方法で発振させる
と、その周波数はばらつきが生じ、集積回路ごとに異な
った発振周波数で出力することとなってしまう。そのた
め、通常はこのような集積回路を設計した場合には発振
周波数の調整を必ず行わなければならない。そのため、
コンピュータディスプレイ、テレビジョンにこの集積回
路をマウントした後に、発振周波数の調整を行うが、コ
ストアップにつながってしまう。

【０００９】次に第二の方法として、セラミック等の発
振器を用いて、バラツキの無い基準となる発振周波数ｆ
０のクロックを発生させ、そのクロックが水平偏向周波
数となるようにカウントダウンさせる方法である。図９
は、この方法を説明したブロック図である。基準クロッ
クを発振する発振器１０１は、Ｑ（振動系の鋭さを表す
量）の高いセラミック又は水晶振動片を発振素子として
おり、該発振器１０１からバラツキの無いクロックが発
生する。この発振周波数ｆ０を水平偏向周波数ｆｈで割
って得られた値だけカウンタ１０２でカウントダウンす
ることによって水平偏向クロックを作成することができ
る。この方法は、当然調整する必要はない。

【００１０】しかし、この方法の構成において、マルチ
スキャン（周波数範囲を定め、その範囲内部あれば種々
の周波数に対して対応できる同期信号生成システム）に
対応させるのは不可能である。そのため、この第二の方
法をマルチスキャンに対応させるようにするためにさら
にデコーダ１１１〜デコーダ１１３が示されているが、
これは３種類の水平偏向周波数に対応させるものであ
る。したがって、この方法においては、所望のｆｈを得
るためには更に多数のデコーダを必要とする。

【００１１】さらに、テレビジョンの水平同期信号生成
システムでは、様々なタイミング信号を必要としてい
る。例えば、クランプパルスタイミング、ブランキング
タイミング、水平偏向用のＨドライブの立ち上がり、立
ち下がりタイミング等である。図１０は、その内の中心
的なタイミング信号を示すタイミングチャートである。
図中、ＶＩＤＥＯ信号は入力されるビデオ信号で、Ｈ−
ＳＹＮＣはその水平同期信号、Ｈ−ＢＬＫは映像信号の
ブランキング信号、ＢＧＰはバーストゲートパルス、又
は映像信号のクランプ用タイミング信号、ＨＤＶは水平
同期信号Ｈ−ＳＹＮＣの中心で同期するための位相比較
器用タイミング信号、ＨＤＲＥＦは偏向系回路からのフ
ライバックパルスＦＢＰと同期するためのタイミング信
号である。積分回路によってタイミング信号ＨＳＴＩＭ
のタイミングで表面弾性波形ＳＡＷを作成し、フライバ
ックパルスＦＢＰとタイミング信号ＨＤＲＥＦの位相比
較の結果で作成した電圧でスライスすることによって水
平偏向信号Ｈ−ＤＲＶのタイミングが作成される。

【００１２】このように、水平同期信号生成システムで
は、多様なタイミング信号を必要とし、そのために水平
同期信号ｆｈの定倍のクロック信号が利用されている。
図１０においては、タイミング信号として、その最上段
に示されているようにｆｈクロックの３２倍のパルスが
利用されている。

【００１３】このタイミング信号は不変でなく、ある水
平偏向周波数ｆｈの時、カウンタのカウント数がｎ０だ
ったとすると、違う水平偏向周波数ｆｈ１の時にはカウ
ント数はｎ０ではなく、ｎ１となってしまう。あるタイ
ミングでのカウンタの値が、水平偏向周波数が変わると
全く違った値となってしまうのである。図１１に例を示
す。この例では、クランプパルスのタイミングについて
示しているが、周波数の異なる映像信号１と映像信号２
において、それらに必要なクランプパルスに必要なタイ
ミングは、映像信号１の場合はカウンタ値５、６、７の
タイミングで、映像信号２の場合はカウンタ値７、８、
９のタイミングであることが分かる。

【００１４】

【発明が解決しようとする課題】この発明の目的は、テ
レビジョンの水平偏向系において、例えばセラミック等
のＱの高い発振器を使用することよってロックレンジが
狭くなり、各種のテレビジョン方式の水平偏向周波数の
全てに対応できる水平偏向周波数発生システムを形成す
ることが困難であるという課題を解決し、低ジッターを
実現し、なおかつマルチスキャン偏向に対応させ、同時
に調整を無くし、かつ、様々なタイミング信号に対応し
たパルスを形成できるようにしたシステムを提供するこ
とである。

【００１５】

【課題を解決するための手段】そこで、本発明の請求項
１にかかる発明は、マルチスキャンディスプレイにおけ
る偏向周波数ｆｈより十分高い周波数ｆ０で発信する周
波数固定の発振器を持ち、その発振器から出力されるク
ロックをカウントダウンする第１のカウンタに入力し、
ｆ０÷ｆｈの除算で得られる小数点以下を丸めた整数ｎ
を、ｎ以下の整数ｍで除算し、得られた値ｋに対して、
第１のカウンタがｋだけカウントする時間を１サイクル
とし、それをｍだけカウントする第２のカウンタによっ
てｍサイクル繰り返すことを１周期として、偏向周波数
ｆｈを作成すると同時に、偏向周波数の定数倍のクロッ
クを作成するように構成した。

【００１６】さらに、請求項２にかかる発明は、カウン
トアップ値を自由に設定できる第３のカウンタを持ち、
上記、ｎ÷ｍ＝ｋの演算を行った場合に余りｐがでるよ
うな演算において、カウントアップ値をｐとし、第１の
カウンタがｋをカウントする間に第３のカウンタが一回
カウントアップを行い、そのカウンタデータがｍ以上に
なったとき、第１のカウンタが次の１サイクルのカウン
ト値をｋ＋１とし、第３のカウンタはカウント値からｍ
を減算し、その値に対して次の１サイクルでｐのカウン
トアップを行うことにより、余りｐによる偏向周波数ｆ
ｈのずれを無くようにした。

【００１７】さらに、請求項３にかかる発明は、第１の
カウンタがｋだけカウントする時間を１サイクルとし、
それをｍサイクル繰り返すことを１周期とする上記シス
テムにおいて、その１周期の始まりで上記第３のカウン
タの初期値をｍ／２とすることによって、ｍ倍の偏向周
波数クロックの誤差を軽減するようにした。

【００１８】さらに、請求項４にかかる発明は、上記ｍ
を２の累乗とするようにし、請求項５にかかる発明は、
どのような偏向周波数ｆｈが入力されても、システム内
部で偏向周波数ｆｈに対して固定倍であるｍ倍のクロッ
クを作成し、そのクロックを利用してマルチスキャン対
応水平同期信号生成システムに必要な各タイミングを作
成することとした。

【００１９】

【発明の実施の形態】本発明の実施の形態を図に基づい
て詳細に説明する。本発明は、水晶振動子等を利用して
安定した基準信号源を形成し、マルチスキャンに対応し
た水平偏向タイミングパルスを発生するものである。図
１は、本発明の第１実施例の概要を説明したブロック図
で、図３は、タイミングチャート図である。

【００２０】図１に示されている本発明の第１実施例
は、アナログ部とデジタル部に分けることができ、ここ
でデジタル部を「ｆｈに同期させる発振クロックを作成
するブロック」とする。すなわち、アナログ部は、「ｆ
ｈに同期させる発振クロックを作成するブロック」つま
りデジタル部から出力されたｆｈクロックと、入力され
る水平同期信号Ｈｓｙｎｃの位相比較を位相比較器１１
で行い、そこで得られた出力をフィルター１２を通し
て、その出力電圧で基準クロックを発信する発振器をコ
ントロールする、という位相同期ループ（Ｐｈａｓｅ
ＬｏｃｋｅｄＬｏｏｐ、以下「」ＰＬＬ」という。）
が構成されていることになり、従って、アナログ部は従
来のＰＬＬと同じものであるので、本発明の特徴である
デジタル部のみについて図１〜３を用いて詳細に説明す
る。

【００２１】図１は、マルチスキャンに対応した水平偏
向同期システムのブロック図であって、アナログ部は、
例えば同期分離された水平同期信号Ｈｓｙｎｃとデジタ
ル部からの信号ｆｈクロックの位相を比較する位相比較
器１１、位相比較器１１の位相比較出力を濾波して、誤
差信号を形成するローパスフィルタ−１２，フィルタ１
２から入力される誤差信号の電圧値に応じて発振周波数
及び位相が制御される基準クロック発振器１３からな
る。基準クロック発振器１３は、Ｑが高く、ジッター性
能の良い水晶又はセラミック等の周波数固定の基準クロ
ック発振器が好ましい。

【００２２】デジタル部は、図１に示されるように、ア
ナログ部の基準クロック発振器１３から発振するｆ０ク
ロックをカウントして、所定数カウントするとパルス信
号ＣＯ１を出力するカウンタ１、水平偏向周波数ｆｈの
タイミングをパルス信号ＣＯ２として出力するカウンタ
２、カウントアップごとにパルス信号ＣＯ３を切換スイ
ッチＳＷに出力するカウンタ３、カウンタ１とカウンタ
３に設定値を出力するレジスタＲ、反転（ＮＯＴ）ゲー
トＧ１、アンド（ＡＮＤ）ゲートＧ２，Ｄ−フリップフ
ロップＦ等から構成されている。

【００２３】次に、図１〜図３に基づいて、動作を説明
する。本システムの基準発振周波数をｆ０、所望の水平
偏向周波数をｆｈとし、ｆ０÷ｆｈの商の少数点以下を
丸めた整数をｎとし、該ｎをｎ以下の整数ｍで除算し、
その商を値ｋとし、余りをｐとする。値ｋを基準発振周
波数ｆ０でカウンタ１がカウントする時間を１サイクル
とし、１サイクルカウントする度にオーバフロー信号を
パルス信号ＣＯ１として出力するようになっている。ま
た、そのパルス信号ＣＯ１は、水平偏向周波数ｆｈの周
期のｎ倍のクロックとなっている。

【００２４】以上を数式で表すと、以下の通りである。ｆ０÷ｆｈ≒ｎ（ｎは整数）ｎ÷ｍ＝ｋ余りｐ（ｎ＞ｍ、ｋは整数）

【００２５】レジスターＲは、上記整数ｎの値を２進数
に変換した値を上位数ビットと残りの下位ビットに分け
る。上位数ビットは、カウンタ１のカウント数となる。
下位ビットは、カウンタ３の加算値となる。レジスタＲ
のビット数及び上位ビット、下位ビットの区切りは、図
１の実施例の場合は、上位が３ビット、下位が５ビット
の計８ビットとなっているが、このビット数は、後で説
明するようにｆ０、ｆｈ、ｍ、ｎの数値で変えられるこ
とになる。

【００２６】カウンタ１は、基準発振周波数ｆ０をレジ
スタＲから転送されている上位数ビットのプリセット値
でカウントし、カウントが終了すると、オーバフロー信
号としてパルス信号ＣＯ１をＤ−フリップフロップＦと
切換スイッチＳＷに出力する。そして、カウンタ１はＡ
ＮＤゲートＧ２の出力により所定値にリセットされ、１
サイクルのカウントが完了する。そして、次のサイクル
のカウントを開始し、同様な動作を繰り返す。

【００２７】カウンタ２はカウンタ１からの出力パルス
信号ＣＯ１をカウントするカウンタであって、カウント
数ｍで１周期となり、その出力がｆｈの周期と一致する
ようにしている。そのため、１周期ごとに図１のシステ
ム全体のリセットを行い、また同時にｆｈクロックとし
てパルス信号ＣＯ２を出力している。また、水平同期信
号生成システムでは、多様なタイミング信号を必要と
し、そのために水平同期信号ｆｈの定倍のクロック信号
が利用されている。そのため、カウンタ１の出力である
パルス信号ＣＯ１は、そのままデジタル部から出力さ
れ、ｍ×ｆｈパルスとして各種タイミングの作成に利用
される。

【００２８】カウンタ３は、図２に示されているような
加算器として構成され、パルス信号ＣＯ１をクロック信
号として、レジスタＲの下位５ビットの値ＤＡＴＡ０〜
ＤＡＴＡ４が積算される。従って、カウンタ３はレジス
タＲの残りの下位ビットと同じ分のビット数が必要で、
加算入力ＩＮ１、ＩＮ２と、加算出力端子Ｓ、及び桁上
げ出力端子ＣＯを備えている５個の加算器５ａ〜５ｅ
と、５個のＤ−フリップフロップ６ａ〜６ｅを備えてい
る。例えば、図１のレジスタＲでは下位５ビットのデー
タをカウンタ３に入力しているが、カウンタ３を構成す
る加算器５ａから５ｅの入力端子ＩＮ１に、データＤＡ
ＴＡ０〜ＤＡＴＡ４が供給される。そして、クロック信
号が入力されると、このデータＤ０〜Ｄ４がＤ−フリッ
プフロップ６ａ〜６ｅに取り込まれ、その出力が加算器
５ａ〜５ｅの他方の入力に供給される。このようにし
て、クロックが入力される毎にＤ０〜Ｄ４の値が積算さ
れることになる。最後の加算器５ａからオーバフロー信
号（桁上げ信号）としてのパルス信号ＣＯ３が出力され
ると、切換スイッチＳＷはパルス信号ＣＯ１が１クロッ
ク分遅延する側に切り換わる（図２の上側）。

【００２９】このように、カウンタ１の出力信号である
パルス信号ＣＯ１には２つの経路があり、一つはそのま
ま切換スイッチＳＷに供給される経路でパルス信号ＣＯ
３が出力されていないときは、この経路によってＡＮＤ
ゲートＧ２に信号が供給される。もう一つはｆ０クロッ
クで１クロック分遅れるようにＤ−フリップフロップを
通る経路となっている。その経路の切換はカウンタ３の
オーバーフロー信号であるパルス信号ＣＯ３の出力で切
換り、カウンタ３がオーバーフローを起こし、パルス信
号ＣＯ３が「Ｈ」となったときに、Ｄ−フリップフロッ
プＦで１クロック分の遅延が起こる経路に切換わるよう
にスイッチＳＷを操作するようになっている。

【００３０】カウンタ３は、カウントアップ値がどのよ
うな値となっても対応できるようなカウンタ構成が必要
である。そのため、実施例では、図２のような、加算器
５ａ〜ｅとレジスタとフリップフロップ６ａ〜６ｅを組
み合わせた構成のカウンタとした。クリア端子によって
カウンタ値のデータをリセットしたあとに、ＤＡＴＡ０
〜４で入力された値と、現在レジスタ・フリップフロッ
プ６ａ〜６ｅで保持されている値の加算を行い、次のク
ロックでこの加算値がフリップフロップ６ａ〜６ｅにラ
ッチする動作を繰り返すのである。従って、カウンタ３
はＤＡＴＡ０〜４で与えられるカウントアップ値をレジ
スタＲからの入力によって自由に設定できるカウンタと
なる。

【００３１】以上のような構成の本発明の動作につい
て、具体例を挙げて図１〜図３を用いて説明する。

【００３２】図１における基準発振器１３が発信する基
準クロックｆ０クロックを例えば２．７ＭＨｚとし、シ
ステムの出力として得たい水平偏向周波数ｆｈを例えば
３１．５ＫＨｚとする。また、３２倍のｆｈクロックも
同時に出力させるとすると、図３のようなタイミングチ
ャートとなる。また、このシステムではテレビジョンの
標準信号にも対応可能となるようにすると、１５．７３
４ＫＨｚを得るためには２．７Ｍ÷１５．７３４Ｋ≒１
７６であるため、システムに必要なレジスタビット数は
８ビットとなる。また、３２倍のｆｈクロックを出力さ
せる必要があるため、２．７Ｍ÷３２＝８４．３７５Ｋ
Ｈｚがこのシステムで実現可能な最高水平偏向周波数と
なる。今回得たい水平偏向周波数は３１．５ＫＨｚであ
るため、レジスタＲにセッティングする値は、２．７Ｍ
÷３１．５Ｋ≒８５．７１４２８の値の小数点以下を丸
めた整数８６であり、これを２進数で表現すると、「０
１０１０１１０」となる。この値がレジスタＲにセット
される。

【００３３】以上を数式で表すと、以下の通りである。２．７Ｍ（ｆ０）÷３１．５Ｋ（ｆｈ）≒８５．７１４２８≒８６（ｎ）（２進数０１０１０１１０）８６（ｎ）÷３２（ｍ）＝２（ｋ）（上位３ビット０１０）余り２２（ｐ）（下位５ビット１０１１０）

【００３４】カウンタ１はダウンカウント、カウンタ２
はアップカウントとして、図３では、記述されている。
カウンタ１はカウントデータが「１」の時にパルス信号
ＣＯ１が出力されるようになっている。つまり、切換ス
イッチＳＷは下側の接点とつながっているときに、２個
のパルス（ｆ０）をカウントしてリセットされる。

【００３５】まず、レジスタＲに、上記の演算で求めた
ｎの値の２進数「０１０１０１１０」がセットされる。
そして、カウンタ１に「２」がロードされ、同時にカウ
ンタ２、カウンタ３がクリアされる。カウンタ３には図
２に示したように、レジスタがクリアされてもＤＡＴＡ
０〜４に８ビットレジスタＲの下位５ビットデータが常
時入力されている。カウンタ２の初期値は「０」であ
り、その際、カウンタ３のパルス信号ＣＯ３は「０」で
ある。結果として、図１におけるカウンタ１のパルス信
号ＣＯ１はＤ−フリップフロップＦを通らない方（切換
スイッチＳＷの下側の接点）が選択されていることにな
る。従って、図３において、カウンタ３のパルス信号Ｃ
Ｏ３が「０」の際にはカウンタ１のカウントは「２」、
「１」となり、「１」でパルス信号ＣＯ１が「Ｈ」とな
る。そして、カウンタ１はそのパルス信号ＣＯ１出力と
同時にリセットされ、次の基準クロックで「２」とな
り、同時にカウンタ２、カウンタ３のインクリメントを
行う。

【００３６】ｆｈ同期のタイミングパルスとなるｍ×ｆ
ｈクロックは、ｆ０クロックの反転をとっているＮＯＴ
ゲートＧ１の出力と、パルス信号ＣＯ１とのＡＮＤをと
ってアンドゲートＧ２により出力されているため、図３
に示すように「Ｈ」の幅の狭い波形となっている。

【００３７】カウンタ２のインクリメントが行われる
と、同時にカウンタ３は先ほどの加算結果「１０１１
０」を保持しているため、入力されるカウントアップデ
ータは常に８ビットレジスタＲの下位５ビットデータで
あるため、先ほど保持した「１０１１０」とレジスタＲ
の下位５ビットデータ「１０１１０」との加算が行われ
る。結果は「１０１１００」であるが、カウンタとして
は５ビットなので、加算結果は「０１１００」となり、
桁上げのパルス信号ＣＯ３として「１」が出力される。
このときスイッチＳＷは、上側の接点に切換わり、カウ
ンタ１のパルス信号ＣＯ１はＤ−フリップフロップＦで
１基準クロック分だけ遅延する側を通る接点を選択する
ため（図１に示す切換スイッチＳＷの上側の接点）、カ
ウンタ１のカウント値は「２」、「１」の後にすぐリセ
ットされず、もう１クロック分の遅延が起こる。図３で
はその状態を「２」、「１」、「０」と示しているが、
重要なポイントは、データが「１」でパルス信号ＣＯ１
が「Ｈ」となっても、遅延処理が入るためにそのＨへの
立上がりがが１クロック遅れてカウンタ２、カウンタ３
に供給され、またカウンタ１のリセットも１クロック分
遅れるという点である。そのためにカウンタ１は「０」
までカウントしてしまうこととなる。

【００３８】以上のような動作の後に、カウンタ１はリ
セットされ、「２」となり、同時にカウンタ２、カウン
タ３のインクリメントを行う。この様に、下位５ビット
のデータを積算しているカウンタ３から桁上げ出力ＣＯ
３が出力されるとカウンタ１は３クロックカウントし、
桁上げのないときは、２クロックをカウントする動作が
繰り返される。

【００３９】そして、カウンタ２の値が「３１」になる
と、カウンタ３の加算結果は「０００００」となり、カ
ウンタ３における余りは「０」となる。これはカウンタ
３における加算値である５ビットデータ「ＤＡＴＡ０〜
４」を３２回加算したためで、５ビットデ−タ×３２と
いう演算を行ったと同様である。２進数において「３２
を掛ける」ということは、レジスタデータを左に５ビッ
トシフトするというのと同様で、８ビットレジスタの下
位５ビットは上記操作によって、上位３ビットをカウン
トするカウンタ１にスイッチＳＷを介して余り無しに盛
り込まれたことになるのである。従って、このシステム
では、２．７ＭＨｚのｆ０クロックを正確に８５．７１
４２８分周した３１．３９５ＫＨｚの水平周波数ｆｈを
得ることができる。

【００４０】なお、図３にクロック出力ｍ×ｆｈを示し
ているが、この出力信号がそのまま３２倍ｆｈクロック
となる。図１から分かるように、桁上げパルスが「Ｌ」
から「Ｈ」となるタイミングがｆ０クロック１個分だけ
多かったり少なかったりして、正確には３２倍の等間隔
のｆｈクロックということはできないが、正確な３２倍
ｆｈクロックを仮想的に図３のタイミングチャートに配
置した場合、図３で示すカウンタ２が出力するパルス信
号ＣＯ２が「Ｈ」となるタイミングが正確な３２倍ｆｈ
クロックの「Ｈ」となるタイミングにおおよそ近いとこ
ろにあるといえる。そして、３２倍ｆｈクロックは、前
述したように、各種タイミング信号作成のために使用さ
れるだけなので、クロックの「Ｈ」となるタイミングが
ばらついてもｆ０クロック一個分のずれの場合しか生じ
ないため、あまり問題はない。

【００４１】なお、正確な３２倍ｆｈクロックを考えた
とき、それに対するパルス信号ＣＯ２のずれをより小さ
くするための第２実施例を図４に示す。図４のタイミン
グチャートは、カウンタ３の最初のリセット値を「１０
０００」としたときである。このリセット値に設定する
と、パルス信号ＣＯ３が「Ｈ」となるタイミングが図３
と比較して変化していることが分かる。この加算の意味
を説明する。図１の第１実施例のシステムを別の観点か
ら説明すると、カウンタ１がレジスタＲの上位３ビット
を整数として扱い、基本的に３２倍のｆｈクロックを作
り出しているが、下位５ビットはカウンタ１にとっては
小数点以下と考えられ、カウンタ３による小数点以下の
積算によって整数領域にオーバフローしてきた値を、ス
イッチＳＷを介してカウンタ１に反映させる、というこ
とがいえる。

【００４２】このとき、整数領域（上位３ビット）に小
数点以下の値（下位５ビット）を反映させる方法が、切
り捨てとなるのが図３に示す第１実施例であり、四捨五
入となるのが図４に示す第２実施例である。下位５ビッ
トを１０進数の小数点以下の数値として演算して、１周
期の間のパルス信号ＣＯ１、ＣＯ２、ＣＯ３の状態を示
したものが図５、図６である。第１実施例は図５に、第
２実施例は図６に示した。下位５ビットを小数点以下の
数値とすると、２進数「１０１１０」は、１０進数で
０．６８７５であり、２進数「１００００」は、１０進
数で０．５になる。第１実施例の場合、カウンタ３の初
期値はゼロであるため、カウンタ３に２進数「１０１１
０」を加算しても、桁上げは起こらない。しかし、第２
実施例の場合、カウンタ３の初期値は２進数「１０００
０」（１０進数で０．５）であるため、カウンタ３に２
進数「１０１１０」を加算する（つまり、０．５＋０．
６８７５）と、オーバーフローが発生し、パルス信号Ｃ
Ｏ３が「Ｈ」となる。

【００４３】なお、基準周波数を２．７ＭＨｚにする
と、ＭＵＳＥ方式の水平偏向周波数３３．７５ｋＨｚを
得ようとする場合に、２．７Ｍ（ｆ０）÷３３．７５Ｋ（ｆｈ）＝８０（ｎ）（２進数０１０１００００）８０（ｎ）÷３２（ｍ）＝２（ｋ）（上位３ビット０１０） ……余り１６（ｐ）（下位５ビット１００００）となり、簡単に水平偏向周波数を生成することができ
る。

【００４４】

【発明の効果】本発明によれば、テレビジョンの水平偏
向系において、セラミック等Ｑの高い発振器を使用する
ことよって低ジッターを実現し、なおかつマルチスキャ
ン偏向に対応させ、同時に調整を不要とし、各種制御の
タイミング信号も同時に出力できるという効果がある。

【図面の簡単な説明】

【図１】本発明のマルチスキャン対応水平偏向同期シス
テムの構成図。

【図２】本発明のカウンタ３の内部構成図。

【図３】本発明のマルチスキャン対応水平偏向同期シス
テムのタイミングチャート。

【図４】本発明のマルチスキャン対応水平偏向同期シス
テムの別の実施例のタイミングチャート。

【図５】本発明のマルチスキャン対応水平偏向同期シス
テムのカウンタ１から３の値を１０進法で示した図。

【図６】本発明のマルチスキャン対応水平偏向同期シス
テムシステムのカウンタ１から３の値を１０進法で示し
た別の実施例の図。

【図７】従来の電流を変えるタイプのマルチスキャン発
振システム。

【図８】図７のシステムにおいて、電流値を変えた場合
の鋸歯状波の波形を示す図。

【図９】従来の基準クロックを利用したポイントスキャ
ンシステムの構成図。

【図１０】水平同期信号生成システムで必要とされる各
種タイミングを示す説明図。

【図１１】タイミングのカウンタの値が、水平偏向周波
数が変わると全く違った値となることを示すタイミング
チャート。

【符号の説明】

位相比較器１１、フィルタ１２、基準クロック発振
器１３、カウンタ１〜３、切換スイッチＳＷ、レジ
スタＲ、ＮＯＴゲートＧ１、ＡＮＤゲートＧ２、
フリップフロップＦ

───────────────────────────────────────────────────── フロントページの続き (72)発明者高橋新司東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5C020 AA04 AA31 BA07 CA13 CA15 5C068 BA04 LA02 LA05 MA05

Claims

【特許請求の範囲】

【請求項１】マルチスキャンディスプレイにおける偏
向周波数ｆｈより十分高い周波数ｆ０で発信する周波数
固定の発振器を持ち、その発振器から出力されるクロッ
クをカウントダウンする第１のカウンタに入力し、ｆ０
÷ｆｈの除算で得られる小数点以下を丸めた整数ｎを、
ｎ以下の整数ｍで除算し、得られた値ｋに対して、前記
第１のカウンタがｋだけカウントする時間を１サイクル
とし、それをｍだけカウントする第２のカウンタによっ
てｍサイクル繰り返すことを１周期として、偏向周波数
ｆｈを作成すると同時に、偏向周波数の定数倍のクロッ
クを作成することを特徴とするマルチスキャン対応水平
同期信号生成システム。
【請求項２】カウントアップ値を自由に設定できる第
３のカウンタを持ち、ｎ÷ｍ＝ｋの演算を行った場合に
余りｐがでるような演算において、カウントアップ値を
ｐとし、上記第１のカウンタがｋをカウントする間に前
記第３のカウンタが一回カウントアップを行い、そのカ
ウンタデータがｍ以上になったとき、上記第１のカウン
タが次の１サイクルのカウント値をｋ＋１とし、前記第
３のカウンタはカウント値からｍを減算し、その値に対
して次の１サイクルでｐのカウントアップを行うことに
より、余りｐによる偏向周波数ｆｈのずれを無くしたこ
とを特徴とする請求項１に記載のマルチスキャン対応水
平同期信号生成システム。
【請求項３】上記第１のカウンタがｋだけカウントす
る時間を１サイクルとし、それをｍサイクル繰り返すこ
とを１周期とする上記システムにおいて、その１周期の
始まりで上記第３のカウンタの初期値をｍ／２とするこ
とによって、ｍ倍の偏向周波数クロックの誤差を軽減し
たことを特徴とする請求項１に記載のマルチスキャン対
応水平同期信号生成システム。
【請求項４】ｍを２の累乗とすることを特徴とする請
求項１、２、又は３に記載のマルチスキャン対応水平同
期信号生成システム。
【請求項５】システム内部で偏向周波数ｆｈに対して
固定倍であるｍ倍のクロックを作成し、そのクロックを
利用してマルチスキャン対応水平同期信号生成システム
に必要な各種タイミングを作成することを特徴とする請
求項１、２、３、４に記載のマルチスキャン対応水平同
期信号生成システム。