JP2000152121A - クロック生成回路、画像表示装置及び方法 - Google Patents
クロック生成回路、画像表示装置及び方法Info
- Publication number
- JP2000152121A JP2000152121A JP10323757A JP32375798A JP2000152121A JP 2000152121 A JP2000152121 A JP 2000152121A JP 10323757 A JP10323757 A JP 10323757A JP 32375798 A JP32375798 A JP 32375798A JP 2000152121 A JP2000152121 A JP 2000152121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- dot clock
- division ratio
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 1
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 異なる種類のフォーマットの映像信号に応じ
て生成するドットクロックのジッタを低減するととも
に、コストが高くなることを抑制する。 【解決手段】 基準信号を生成する基準信号生成手段１
１と、ドットクロック信号を生成する電圧制御発振手段
１５と、ドットクロック信号を分周する分周手段１７
と、基準信号生成手段１１からの基準信号と分周手段１
７からの信号との位相差を検出して、電圧制御発振手段
１５で生成するドットクロック信号の周波数を制御する
制御電圧を生成する位相比較手段１３と、分周手段１７
における分周比を、一のフォーマットの映像信号の水平
方向における全画素数と他のフォーマットの映像信号の
水平方向における全画素数との最大公約数で割った値以
下とするように設定する分周比設定手段１８と、設定さ
れた分周比を、映像信号のフォーマットに応じて切換制
御する分周比切換手段１８とを備える。
て生成するドットクロックのジッタを低減するととも
に、コストが高くなることを抑制する。 【解決手段】 基準信号を生成する基準信号生成手段１
１と、ドットクロック信号を生成する電圧制御発振手段
１５と、ドットクロック信号を分周する分周手段１７
と、基準信号生成手段１１からの基準信号と分周手段１
７からの信号との位相差を検出して、電圧制御発振手段
１５で生成するドットクロック信号の周波数を制御する
制御電圧を生成する位相比較手段１３と、分周手段１７
における分周比を、一のフォーマットの映像信号の水平
方向における全画素数と他のフォーマットの映像信号の
水平方向における全画素数との最大公約数で割った値以
下とするように設定する分周比設定手段１８と、設定さ
れた分周比を、映像信号のフォーマットに応じて切換制
御する分周比切換手段１８とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、フォーマットが異
なる複数の映像信号が示す画像を表示するためのドット
クロック信号を生成するクロック生成回路、このクロッ
ク生成回路を備えた画像表示装置及び方法に関する。
なる複数の映像信号が示す画像を表示するためのドット
クロック信号を生成するクロック生成回路、このクロッ
ク生成回路を備えた画像表示装置及び方法に関する。
【０００２】
【従来の技術】画像を表示するために採用されているフ
ォーマット形式としては、従来の走査線５２５〜６２５
本の方式と比較して１０００本以上の水平走査線による
高解像度を実現するテレビジョン方式であるＨＤ（high
-definition）方式やＮＴＳＣ（National Television S
ystem Committee）倍速方式等がある。
ォーマット形式としては、従来の走査線５２５〜６２５
本の方式と比較して１０００本以上の水平走査線による
高解像度を実現するテレビジョン方式であるＨＤ（high
-definition）方式やＮＴＳＣ（National Television S
ystem Committee）倍速方式等がある。
【０００３】上記ＨＤ信号及びＮＴＳＣ倍速信号は、図
４及び図５に示すようなフォーマットの映像信号であ
る。すなわち、ＨＤ信号は図４に示すように全垂直ライ
ン数が１１２５ライン／フレームであり、ＮＴＳＣ倍速
信号は図５に示すように全垂直ライン数が１０５０ライ
ン／フレームである。フィールド当たりの全垂直ライン
数と垂直走査周波数によって決まるから垂直走査周波数
を６０Ｈｚとすれば、ＨＤ信号とＮＴＳＣ倍速信号の水
平走査周波数は、 ＨＤ信号：１１２５／２×６０＝３３．７５ｋＨｚ ＮＴＳＣ倍速信号：１０５０／２×６０＝３１．５ｋＨ
ｚ となる。
４及び図５に示すようなフォーマットの映像信号であ
る。すなわち、ＨＤ信号は図４に示すように全垂直ライ
ン数が１１２５ライン／フレームであり、ＮＴＳＣ倍速
信号は図５に示すように全垂直ライン数が１０５０ライ
ン／フレームである。フィールド当たりの全垂直ライン
数と垂直走査周波数によって決まるから垂直走査周波数
を６０Ｈｚとすれば、ＨＤ信号とＮＴＳＣ倍速信号の水
平走査周波数は、 ＨＤ信号：１１２５／２×６０＝３３．７５ｋＨｚ ＮＴＳＣ倍速信号：１０５０／２×６０＝３１．５ｋＨ
ｚ となる。
【０００４】このように水平走査周波数が異なると、そ
れぞれの水平走査周波数に対応した偏向システムが必要
となるため、図６に示すように、ＮＴＳＣ倍速信号の垂
直ライン数を１１２５に増加させることで水平走査周波
数を３３．７５ｋＨｚに統合することが行われている。
すなわち、ＨＤ信号又はＮＴＳＣ倍速信号が入力された
場合であっても水平走査周波数を３３．７５ｋＨｚの一
定値として映像信号を表示する。なお、上述のように垂
直ライン数を拡大させたＮＴＳＣ倍速信号を、ＮＴＳＣ
倍速垂直拡大信号と称する。
れぞれの水平走査周波数に対応した偏向システムが必要
となるため、図６に示すように、ＮＴＳＣ倍速信号の垂
直ライン数を１１２５に増加させることで水平走査周波
数を３３．７５ｋＨｚに統合することが行われている。
すなわち、ＨＤ信号又はＮＴＳＣ倍速信号が入力された
場合であっても水平走査周波数を３３．７５ｋＨｚの一
定値として映像信号を表示する。なお、上述のように垂
直ライン数を拡大させたＮＴＳＣ倍速信号を、ＮＴＳＣ
倍速垂直拡大信号と称する。
【０００５】また、図３に示したＨＤ信号において、水
平有効画素数１９２０に対する全水平画素数２２００の
比（１９２０／２２００）は、約０．８７となる。一
方、図５に示したＮＴＳＣ倍速信号において、水平有効
画素数１４４０に対する全水平画素数１７１６の比（１
４４０／１７１６）は、約０．８４となる。ここで、Ｈ
Ｄ信号における水平有効画素数／全水平画素数が、ＮＴ
ＳＣ倍速信号における水平有効画素数／全水平画素数よ
りも大きいことから、ＨＤ信号の方が全水平画素中に占
める有効画素の数が多いことになる。これは、ＨＤ信号
の方がＮＴＳＣ倍速信号よりもリトレース時間の比が小
さいことを意味している。
平有効画素数１９２０に対する全水平画素数２２００の
比（１９２０／２２００）は、約０．８７となる。一
方、図５に示したＮＴＳＣ倍速信号において、水平有効
画素数１４４０に対する全水平画素数１７１６の比（１
４４０／１７１６）は、約０．８４となる。ここで、Ｈ
Ｄ信号における水平有効画素数／全水平画素数が、ＮＴ
ＳＣ倍速信号における水平有効画素数／全水平画素数よ
りも大きいことから、ＨＤ信号の方が全水平画素中に占
める有効画素の数が多いことになる。これは、ＨＤ信号
の方がＮＴＳＣ倍速信号よりもリトレース時間の比が小
さいことを意味している。
【０００６】このことに対応するため、ＨＤ信号及びＮ
ＴＳＣ倍速信号に従って動作する偏向システムは、リト
レース時間の相違に起因するコスト増加を招いており、
これに対してＨＤ信号の全水平画素数を増加させて、Ｈ
Ｄ信号のリトレース時間の比がＮＴＳＣ倍速信号と同程
度にされている。
ＴＳＣ倍速信号に従って動作する偏向システムは、リト
レース時間の相違に起因するコスト増加を招いており、
これに対してＨＤ信号の全水平画素数を増加させて、Ｈ
Ｄ信号のリトレース時間の比がＮＴＳＣ倍速信号と同程
度にされている。
【０００７】この場合に必要となるＨＤ信号の全水平画
素数は、１９２０／全水平画素数＝０．８４より、２２
８０となる。このようにリトレース時間の比を考慮する
と、全水平画素数を２２８０とした図７に示すようなフ
ォーマットの映像信号となる。以下、この図７に示した
フォーマットに準じた映像信号をＨＤ水平帰線拡大信号
と称する。
素数は、１９２０／全水平画素数＝０．８４より、２２
８０となる。このようにリトレース時間の比を考慮する
と、全水平画素数を２２８０とした図７に示すようなフ
ォーマットの映像信号となる。以下、この図７に示した
フォーマットに準じた映像信号をＨＤ水平帰線拡大信号
と称する。
【０００８】ここで、水平偏向周波数を３３．７５ｋＨ
ｚに統一したテレビジョン装置としては、図４に示した
ようなＨＤ信号、図６に示したようなＮＴＳＣ倍速垂直
拡大信号、図７に示したようなＨＤ水平帰線拡大信号が
示す画像を表示することになる。
ｚに統一したテレビジョン装置としては、図４に示した
ようなＨＤ信号、図６に示したようなＮＴＳＣ倍速垂直
拡大信号、図７に示したようなＨＤ水平帰線拡大信号が
示す画像を表示することになる。
【０００９】上記ＨＤ信号、ＮＴＳＣ倍速垂直拡大信号
及びＨＤ水平帰線拡大信号の３つのフォーマットにおい
て、それぞれに必要なドットクロックの周波数は、以下
に示すようになる。下記表１において、ドットクロック
とは、水平走査周波数の全水平画素数倍した周波数を有
する信号である。
及びＨＤ水平帰線拡大信号の３つのフォーマットにおい
て、それぞれに必要なドットクロックの周波数は、以下
に示すようになる。下記表１において、ドットクロック
とは、水平走査周波数の全水平画素数倍した周波数を有
する信号である。
【００１０】
【表１】
【００１１】ＮＴＳＣ垂直拡大信号とＨＤ信号で水平偏
向周波数が３３．７５ｋＨｚで同じ値であることから、
ドットクロックを生成するときには、クロック生成回路
を用いて水平走査周波数を全水平画素数倍して逓倍して
ドットクロックを生成する。
向周波数が３３．７５ｋＨｚで同じ値であることから、
ドットクロックを生成するときには、クロック生成回路
を用いて水平走査周波数を全水平画素数倍して逓倍して
ドットクロックを生成する。
【００１２】
【発明が解決しようとする課題】しかし、従来のテレビ
ジョンに備えられているＰＬＬ回路は、図８（ａ）〜
（ｃ）に示すものが多かった。すなわち、図８に示すよ
うに構成されたＰＬＬ回路１００は、分周器１０１にお
ける分周比を信号フォーマットに応じて切り換えること
で、各フォーマットの映像信号に応じたドットクロック
を生成するように構成されている。すなわち、このＰＬ
Ｌ回路１００では、ＨＤ信号を表示するときのドットク
ロックを生成するときには図８（ａ）に示すように分周
比が２２００に切り換えられ、ＮＴＳＣ倍速垂直拡大信
号を表示するときのドットクロックを生成するときには
図８（ｂ）に示すように分周比が１７１６に切り換えら
れ、ＨＤ水平帰線拡大信号を表示するときのドットクロ
ックを生成するときには図８（ｃ）に示すように分周比
が２２８０に切り換えられる。このとき、例えば、分周
器１０１に外部から切り換え信号が入力されることで、
分周比が切換制御される。
ジョンに備えられているＰＬＬ回路は、図８（ａ）〜
（ｃ）に示すものが多かった。すなわち、図８に示すよ
うに構成されたＰＬＬ回路１００は、分周器１０１にお
ける分周比を信号フォーマットに応じて切り換えること
で、各フォーマットの映像信号に応じたドットクロック
を生成するように構成されている。すなわち、このＰＬ
Ｌ回路１００では、ＨＤ信号を表示するときのドットク
ロックを生成するときには図８（ａ）に示すように分周
比が２２００に切り換えられ、ＮＴＳＣ倍速垂直拡大信
号を表示するときのドットクロックを生成するときには
図８（ｂ）に示すように分周比が１７１６に切り換えら
れ、ＨＤ水平帰線拡大信号を表示するときのドットクロ
ックを生成するときには図８（ｃ）に示すように分周比
が２２８０に切り換えられる。このとき、例えば、分周
器１０１に外部から切り換え信号が入力されることで、
分周比が切換制御される。
【００１３】その結果、このＰＬＬ回路１００は、３
３．７５ｋＨｚの基準信号から、ＨＤ信号を表示すると
きには７４．２５ＭＨｚのドットクロックを生成し、Ｎ
ＴＳＣ倍速垂直拡大信号を表示するときには５７．１９
５ＭＨｚのドットクロックを生成し、ＨＤ水平帰線拡大
信号を表示するときには７６．９５ＭＨｚのドットクロ
ックを生成する。
３．７５ｋＨｚの基準信号から、ＨＤ信号を表示すると
きには７４．２５ＭＨｚのドットクロックを生成し、Ｎ
ＴＳＣ倍速垂直拡大信号を表示するときには５７．１９
５ＭＨｚのドットクロックを生成し、ＨＤ水平帰線拡大
信号を表示するときには７６．９５ＭＨｚのドットクロ
ックを生成する。
【００１４】しかし、上述の図８に示したＰＬＬ回路１
００では、分周器１０１における分周比が高いため、生
成したドットクロックにジッタが多く発生してしまう。
また、図８に示したＰＬＬ回路１００は、位相比較器１
０２に入力する基準信号の周波数が３３．７５ｋＨｚと
低い。このため、このＰＬＬ回路１００において、水晶
発振器を用いて基準信号を生成することは不可能であ
る。そこで、安定した３３．７５ｋＨｚの基準信号を生
成するには、例えば１０ＭＨｚ〜２５ＭＨｚ程度の周波
数の信号を水晶発振器で生成し、当該発振した信号を分
周する。また、ＰＬＬ回路１００では、ドットクロック
を更に他の分周器を通過させることにより、水平偏向周
波数を生成するようになされている。ここで、水平偏向
周波数を示す信号を生成する他の分周器の分周比Ｌは、
全水平方向におけるライン数に基づいて決定している。
００では、分周器１０１における分周比が高いため、生
成したドットクロックにジッタが多く発生してしまう。
また、図８に示したＰＬＬ回路１００は、位相比較器１
０２に入力する基準信号の周波数が３３．７５ｋＨｚと
低い。このため、このＰＬＬ回路１００において、水晶
発振器を用いて基準信号を生成することは不可能であ
る。そこで、安定した３３．７５ｋＨｚの基準信号を生
成するには、例えば１０ＭＨｚ〜２５ＭＨｚ程度の周波
数の信号を水晶発振器で生成し、当該発振した信号を分
周する。また、ＰＬＬ回路１００では、ドットクロック
を更に他の分周器を通過させることにより、水平偏向周
波数を生成するようになされている。ここで、水平偏向
周波数を示す信号を生成する他の分周器の分周比Ｌは、
全水平方向におけるライン数に基づいて決定している。
【００１５】つぎに、ＰＬＬ回路において、ＨＤ信号、
ＮＴＳＣ倍速垂直拡大信号及びＨＤ水平帰線拡大信号の
３種のフォーマットの映像信号に対応して分周比Ｎを決
定する一例について説明する。
ＮＴＳＣ倍速垂直拡大信号及びＨＤ水平帰線拡大信号の
３種のフォーマットの映像信号に対応して分周比Ｎを決
定する一例について説明する。
【００１６】ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号及び
ＨＤ水平帰線拡大信号の全水平画素数に着目すると、そ
れぞれ１７１７、２２００、２２８０となる。そして、
これを素数に分解すると、 1716 = 2*2*3*11*13 （式１） 2200 = 2*2*2*5*5*11 （式２） 2280 = 2*2*2*3*5*19 （式３） となる。そして、ＰＬＬ回路において、分周比Ｎは上記
式１〜式３の素数の組み合わせのどれかになる。
ＨＤ水平帰線拡大信号の全水平画素数に着目すると、そ
れぞれ１７１７、２２００、２２８０となる。そして、
これを素数に分解すると、 1716 = 2*2*3*11*13 （式１） 2200 = 2*2*2*5*5*11 （式２） 2280 = 2*2*2*3*5*19 （式３） となる。そして、ＰＬＬ回路において、分周比Ｎは上記
式１〜式３の素数の組み合わせのどれかになる。
【００１７】ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号及び
ＨＤ水平帰線拡大信号を表示するためのドットクロック
を生成するＰＬＬ回路で、同一の発振器を用いるために
は、上記式１〜式３から最大公約数を除いた数を分周比
Ｎとする。そして、ＮＴＳＣ倍速垂直拡大信号における
分周比Ｎは3*11*13 = 429となり、ＨＤ信号における分
周比は2*5*5*11 = 550となり、ＨＤ水平帰線拡大信号に
おける分周比は2*3*5*19 = 570となる。そして、このよ
うに決定した分周比のＰＬＬ回路１１０は、図９（ａ）
〜（ｃ）に示すようになる。また、この図９に示したＰ
ＬＬ回路１１０は、各フォーマットにおける垂直ライン
数及びドットクロックに応じて分周比が決定され３３．
７５ｋＨｚの水平偏向周波数の信号を出力するように、
それぞれ分周比Ｌが２２００、１７１６、２２８０とな
される。
ＨＤ水平帰線拡大信号を表示するためのドットクロック
を生成するＰＬＬ回路で、同一の発振器を用いるために
は、上記式１〜式３から最大公約数を除いた数を分周比
Ｎとする。そして、ＮＴＳＣ倍速垂直拡大信号における
分周比Ｎは3*11*13 = 429となり、ＨＤ信号における分
周比は2*5*5*11 = 550となり、ＨＤ水平帰線拡大信号に
おける分周比は2*3*5*19 = 570となる。そして、このよ
うに決定した分周比のＰＬＬ回路１１０は、図９（ａ）
〜（ｃ）に示すようになる。また、この図９に示したＰ
ＬＬ回路１１０は、各フォーマットにおける垂直ライン
数及びドットクロックに応じて分周比が決定され３３．
７５ｋＨｚの水平偏向周波数の信号を出力するように、
それぞれ分周比Ｌが２２００、１７１６、２２８０とな
される。
【００１８】しかし、図９に示したようなＰＬＬ回路１
００では、依然位相比較器に入力する信号を生成すると
きの分周比が高く、更に位相比較器に入力される基準信
号の周波数も１３５ｋＨｚと低くドットクロックのジッ
タが多くなってしまう。従って、図９に示したＰＬＬ回
路１１０では、高精度の画像を表示するためのＨＤ信号
を取り扱うのに不都合である。
００では、依然位相比較器に入力する信号を生成すると
きの分周比が高く、更に位相比較器に入力される基準信
号の周波数も１３５ｋＨｚと低くドットクロックのジッ
タが多くなってしまう。従って、図９に示したＰＬＬ回
路１１０では、高精度の画像を表示するためのＨＤ信号
を取り扱うのに不都合である。
【００１９】上記ドットクロックのジッタを低減するた
めに、分周比Ｎを１００以下とし、位相比較に入力する
基準信号の周波数をＭＨｚオーダとして設計したＰＬＬ
回路１２０を図１０に示す。
めに、分周比Ｎを１００以下とし、位相比較に入力する
基準信号の周波数をＭＨｚオーダとして設計したＰＬＬ
回路１２０を図１０に示す。
【００２０】この図１０に示すＰＬＬ回路１２０では、
（ｂ）に示すＮＴＳＣ倍速垂直拡大信号においては分周
比Ｎを３９とし、（ａ）に示すＨＤ信号においては分周
比Ｎを５５とし、（ｃ）に示すＨＤ水平帰線拡大信号に
おいては分周比Ｎを５７とする。この図１０に示すＰＬ
Ｌ回路１２０では、ＨＤ信号とＨＤ水平帰線拡大信号に
おけるドットクロックを生成するときの基準信号の周波
数を１．３５ＭＨｚ、ＮＴＳＣ倍速垂直拡大信号におけ
るドットクロックを生成するときの基準信号の周波数を
１．４８５ＭＨｚとする必要がある。
（ｂ）に示すＮＴＳＣ倍速垂直拡大信号においては分周
比Ｎを３９とし、（ａ）に示すＨＤ信号においては分周
比Ｎを５５とし、（ｃ）に示すＨＤ水平帰線拡大信号に
おいては分周比Ｎを５７とする。この図１０に示すＰＬ
Ｌ回路１２０では、ＨＤ信号とＨＤ水平帰線拡大信号に
おけるドットクロックを生成するときの基準信号の周波
数を１．３５ＭＨｚ、ＮＴＳＣ倍速垂直拡大信号におけ
るドットクロックを生成するときの基準信号の周波数を
１．４８５ＭＨｚとする必要がある。
【００２１】しかし、ＨＤ信号におけるドットクロック
を生成するときの基準信号の周波数１．３５ＭＨｚと、
ＮＴＳＣ倍速垂直拡大信号におけるドットクロックを生
成するときの基準信号の周波数１．４８５ＭＨｚとを共
通の水晶発振器で生成するのが困難であり、２つの水晶
発振器が必要となる。したがって、分周比Ｎを低くして
も、水晶発振器を２つ設ける必要があり、コストが高く
なってしまう。
を生成するときの基準信号の周波数１．３５ＭＨｚと、
ＮＴＳＣ倍速垂直拡大信号におけるドットクロックを生
成するときの基準信号の周波数１．４８５ＭＨｚとを共
通の水晶発振器で生成するのが困難であり、２つの水晶
発振器が必要となる。したがって、分周比Ｎを低くして
も、水晶発振器を２つ設ける必要があり、コストが高く
なってしまう。
【００２２】そこで、本発明は、上述したような実情に
鑑みて提案されたものであり、異なる種類のフォーマッ
トの映像信号に応じて生成するドットクロックのジッタ
を低減するとともに、コストが高くなるようなことがな
いクロック生成回路、画像表示装置及び方法を提供する
ことを目的とする。
鑑みて提案されたものであり、異なる種類のフォーマッ
トの映像信号に応じて生成するドットクロックのジッタ
を低減するとともに、コストが高くなるようなことがな
いクロック生成回路、画像表示装置及び方法を提供する
ことを目的とする。
【００２３】
【課題を解決するための手段】上述の課題を解決する本
発明に係るクロック生成回路は、基準信号を生成する基
準信号生成手段と、ドットクロック信号を生成する電圧
制御発振手段と、電圧制御発振手段からのドットクロッ
ク信号を分周する分周手段と、基準信号生成手段からの
基準信号と分周手段からの信号との位相差を検出して、
電圧制御発振手段で生成するドットクロック信号の周波
数を制御する制御電圧を生成する位相比較手段と、分周
手段における分周比を、一のフォーマットの映像信号の
水平方向における全画素数と他のフォーマットの映像信
号の水平方向における全画素数との最大公約数で割った
値以下とするように設定する分周比設定手段と、分周比
設定手段で設定された分周比を、映像信号のフォーマッ
トに応じて切換制御する分周比切換手段とを備えること
を特徴とするものである。
発明に係るクロック生成回路は、基準信号を生成する基
準信号生成手段と、ドットクロック信号を生成する電圧
制御発振手段と、電圧制御発振手段からのドットクロッ
ク信号を分周する分周手段と、基準信号生成手段からの
基準信号と分周手段からの信号との位相差を検出して、
電圧制御発振手段で生成するドットクロック信号の周波
数を制御する制御電圧を生成する位相比較手段と、分周
手段における分周比を、一のフォーマットの映像信号の
水平方向における全画素数と他のフォーマットの映像信
号の水平方向における全画素数との最大公約数で割った
値以下とするように設定する分周比設定手段と、分周比
設定手段で設定された分周比を、映像信号のフォーマッ
トに応じて切換制御する分周比切換手段とを備えること
を特徴とするものである。
【００２４】このようなクロック生成回路は、分周手段
における分周比を、一のフォーマットの映像信号の水平
方向における全画素数と他のフォーマットの映像信号の
水平方向における全画素数との最大公約数で割った値以
下とするように設定する分周比設定手段を備えるので、
映像信号が示す画像の水平方向の画素数を変化させて分
周比を設定してドットクロックを生成する。
における分周比を、一のフォーマットの映像信号の水平
方向における全画素数と他のフォーマットの映像信号の
水平方向における全画素数との最大公約数で割った値以
下とするように設定する分周比設定手段を備えるので、
映像信号が示す画像の水平方向の画素数を変化させて分
周比を設定してドットクロックを生成する。
【００２５】また、本発明に係る画像表示装置及び方法
は、一のフォーマットの映像信号の水平方向における全
画素数と他のフォーマットの映像信号の水平方向におけ
る全画素数との最大公約数で割った値以下とするように
設定された分周比を用いて生成したドットクロック信号
に従って映像信号を変換し、変換した映像信号を用いて
画像を表示することを特徴とする。
は、一のフォーマットの映像信号の水平方向における全
画素数と他のフォーマットの映像信号の水平方向におけ
る全画素数との最大公約数で割った値以下とするように
設定された分周比を用いて生成したドットクロック信号
に従って映像信号を変換し、変換した映像信号を用いて
画像を表示することを特徴とする。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
て図面を参照しながら詳細に説明する。
【００２７】本発明は、例えば図１に示すような画像表
示装置１に適用される。この画像表示装置１は、外部か
ら輝度信号（Ｙ）、色信号（Ｃ）及び同期信号を含む映
像信号が入力されるＹ／Ｃ分離部２を備える。このＹ／
Ｃ分離部２は、入力された映像信号を輝度信号（Ｙ）と
色信号（Ｃ）とに分離する処理を行う。そして、このＹ
／Ｃ分離部２は、輝度信号（Ｙ）を同期分離部３に出力
するとともに、色信号（Ｃ）をクロマデコーダ４に出力
する。
示装置１に適用される。この画像表示装置１は、外部か
ら輝度信号（Ｙ）、色信号（Ｃ）及び同期信号を含む映
像信号が入力されるＹ／Ｃ分離部２を備える。このＹ／
Ｃ分離部２は、入力された映像信号を輝度信号（Ｙ）と
色信号（Ｃ）とに分離する処理を行う。そして、このＹ
／Ｃ分離部２は、輝度信号（Ｙ）を同期分離部３に出力
するとともに、色信号（Ｃ）をクロマデコーダ４に出力
する。
【００２８】このＹ／Ｃ分離部２に入力される映像信号
としては、上述の図６に示したようなフォーマットのＮ
ＴＳＣ倍速垂直拡大信号、図４に示したＨＤ信号、図７
に示したＨＤ水平帰線拡大信号が入力される。これらの
ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号、ＨＤ水平帰線拡
大信号はそれぞれフォーマットが異なっており、画像表
示装置１は、入力された映像信号のフォーマットに応じ
て画像を表示するための処理を行う。
としては、上述の図６に示したようなフォーマットのＮ
ＴＳＣ倍速垂直拡大信号、図４に示したＨＤ信号、図７
に示したＨＤ水平帰線拡大信号が入力される。これらの
ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号、ＨＤ水平帰線拡
大信号はそれぞれフォーマットが異なっており、画像表
示装置１は、入力された映像信号のフォーマットに応じ
て画像を表示するための処理を行う。
【００２９】同期分離部３は、Ｙ／Ｃ分離部２からの輝
度信号（Ｙ）及び同期信号が入力される。この同期分離
部３は、輝度信号（Ｙ）と同期信号とを分離する処理を
行うことで、同期信号を水平同期信号と垂直同期信号と
する。そして、この同期分離部３は、フォーマット変換
部５に輝度信号（Ｙ）とともに、水平同期信号及び垂直
同期信号を出力する。
度信号（Ｙ）及び同期信号が入力される。この同期分離
部３は、輝度信号（Ｙ）と同期信号とを分離する処理を
行うことで、同期信号を水平同期信号と垂直同期信号と
する。そして、この同期分離部３は、フォーマット変換
部５に輝度信号（Ｙ）とともに、水平同期信号及び垂直
同期信号を出力する。
【００３０】クロマデコーダ４は、Ｙ／Ｃ分離部２から
の色信号（Ｃ）を用いて色差信号（Ｃｂ）及び色差信号
（Ｃｒ）を生成する。そして、このクロマデコーダ４
は、色差信号（Ｃｂ）及び色差信号（Ｃｒ）をフォーマ
ット変換部５に出力する。
の色信号（Ｃ）を用いて色差信号（Ｃｂ）及び色差信号
（Ｃｒ）を生成する。そして、このクロマデコーダ４
は、色差信号（Ｃｂ）及び色差信号（Ｃｒ）をフォーマ
ット変換部５に出力する。
【００３１】フォーマット変換部５は、外部からＹ／Ｃ
分離部２に入力された異なるフォーマットの映像信号を
変換する。これにより、フォーマット変換部５は、輝度
信号（Ｙ）、色差信号（Ｃｂ）、色差信号（Ｃｒ）、水
平同期信号、垂直同期信号及びドットクロックを生成し
て偏向／ＣＲＴ部６に出力する。
分離部２に入力された異なるフォーマットの映像信号を
変換する。これにより、フォーマット変換部５は、輝度
信号（Ｙ）、色差信号（Ｃｂ）、色差信号（Ｃｒ）、水
平同期信号、垂直同期信号及びドットクロックを生成し
て偏向／ＣＲＴ部６に出力する。
【００３２】また、このフォーマット変換部５には、図
２に示すようなクロック生成回路１０が内蔵されてい
る。なお、このフォーマット変換部５に内蔵されたクロ
ック生成回路１０の動作については後述する。
２に示すようなクロック生成回路１０が内蔵されてい
る。なお、このフォーマット変換部５に内蔵されたクロ
ック生成回路１０の動作については後述する。
【００３３】偏向／ＣＲＴ部６は、フォーマット変換部
５からの輝度信号（Ｙ）、色差信号（Ｃｂ）、色差信号
（Ｃｒ）に基づいて画像を表示するように動作する。こ
のとき、偏向／ＣＲＴ部６は、水平同期信号、垂直同期
信号及びドットクロックを用いて、各フォーマットに従
って画像を表示するように動作する。
５からの輝度信号（Ｙ）、色差信号（Ｃｂ）、色差信号
（Ｃｒ）に基づいて画像を表示するように動作する。こ
のとき、偏向／ＣＲＴ部６は、水平同期信号、垂直同期
信号及びドットクロックを用いて、各フォーマットに従
って画像を表示するように動作する。
【００３４】上記フォーマット変換部５に内蔵された図
２に示すクロック生成回路１０は、水晶発振器１１を備
える。この水晶発振器１１は、水晶に電圧を印加するこ
とで１０〜２５ＭＨｚオーダの周波数を有する基準信号
を生成する。そして、この水晶発振器１１は、生成した
基準信号を分周器１２に出力する。
２に示すクロック生成回路１０は、水晶発振器１１を備
える。この水晶発振器１１は、水晶に電圧を印加するこ
とで１０〜２５ＭＨｚオーダの周波数を有する基準信号
を生成する。そして、この水晶発振器１１は、生成した
基準信号を分周器１２に出力する。
【００３５】分周器１２は、水晶発振器１１からの基準
信号を分周することで、例えば１．３５ＭＨｚの基準信
号とする。このとき、分周器１２は、分周比制御部１８
で指定された分周比Ｍで水晶発振器１１からの基準信号
を分周して位相比較器１３に出力する。
信号を分周することで、例えば１．３５ＭＨｚの基準信
号とする。このとき、分周器１２は、分周比制御部１８
で指定された分周比Ｍで水晶発振器１１からの基準信号
を分周して位相比較器１３に出力する。
【００３６】位相比較器１３は、分周器１２から基準信
号が入力されるとともに、分周器１７から信号が入力さ
れる。この位相比較器１３は、基準信号と、分周器１７
からの信号との位相を検出することで位相差を得て、当
該位相差に応じた信号をＬＰＦ１４に出力する。
号が入力されるとともに、分周器１７から信号が入力さ
れる。この位相比較器１３は、基準信号と、分周器１７
からの信号との位相を検出することで位相差を得て、当
該位相差に応じた信号をＬＰＦ１４に出力する。
【００３７】ＬＰＦ（Low Pass Filter）１４は、位相
比較器１３からの位相差に応じた信号にフィルタリング
処理を施してＶＣＯ１５に出力する。
比較器１３からの位相差に応じた信号にフィルタリング
処理を施してＶＣＯ１５に出力する。
【００３８】ＶＣＯ（：電圧制御発振器）１５は、ＬＰ
Ｆ１４からの信号に基づいてドットクロックを生成す
る。その結果、このＶＣＯ１５は、Ｙ／Ｃ分離部２に入
力された映像信号のフォーマットに応じたドットクロッ
クを生成して偏向／ＣＲＴ部６に出力する。また、この
ＶＣＯ１５は、生成したドットクロックを分周器１６及
び分周器１７に出力する。
Ｆ１４からの信号に基づいてドットクロックを生成す
る。その結果、このＶＣＯ１５は、Ｙ／Ｃ分離部２に入
力された映像信号のフォーマットに応じたドットクロッ
クを生成して偏向／ＣＲＴ部６に出力する。また、この
ＶＣＯ１５は、生成したドットクロックを分周器１６及
び分周器１７に出力する。
【００３９】分周器１６は、ＶＣＯ１５からのドットク
ロックについて、分周比制御部１８で指定された分周比
Ｌで分周することで、水平偏向周波数の信号を生成し
て、偏向／ＣＲＴ部６に出力する。
ロックについて、分周比制御部１８で指定された分周比
Ｌで分周することで、水平偏向周波数の信号を生成し
て、偏向／ＣＲＴ部６に出力する。
【００４０】分周器１７は、ＶＣＯ１５からのドットク
ロックについて、分周比制御部１８で指定された分周比
Ｎで分周することで、上記基準信号と同じ周波数の信号
を生成する。そして、分周器１７は、例えば１．３５Ｍ
Ｈｚの信号として位相比較器１３に入力する。
ロックについて、分周比制御部１８で指定された分周比
Ｎで分周することで、上記基準信号と同じ周波数の信号
を生成する。そして、分周器１７は、例えば１．３５Ｍ
Ｈｚの信号として位相比較器１３に入力する。
【００４１】分周比制御部１８は、上記Ｙ／Ｃ分離部２
に入力された映像信号のフォーマットに応じて分周器１
２、分周器１６及び分周器１７の分周比を切り換える制
御信号を生成する。この分周比制御部１８は、映像信号
のフォーマットに応じて分周器１７の分周比Ｎを変化さ
せるとき、一のフォーマットの映像信号の水平方向にお
ける全画素数と他のフォーマットの映像信号の水平方向
における全水平画素数との最大公約数で割った値以下と
するように分周比Ｎを設定する。
に入力された映像信号のフォーマットに応じて分周器１
２、分周器１６及び分周器１７の分周比を切り換える制
御信号を生成する。この分周比制御部１８は、映像信号
のフォーマットに応じて分周器１７の分周比Ｎを変化さ
せるとき、一のフォーマットの映像信号の水平方向にお
ける全画素数と他のフォーマットの映像信号の水平方向
における全水平画素数との最大公約数で割った値以下と
するように分周比Ｎを設定する。
【００４２】すなわち、この分周比制御部１８は、Ｙ／
Ｃ分離部２にＮＴＳＣ倍速垂直拡大信号が入力されたと
きには、図４に示した全水平画素数１７１６を増加させ
て１７２０として分周比Ｎを設定する。このとき、分周
比制御部１８は、映像信号の各フォーマットにおける全
水平画素数を素数に分解すると、ＨＤ信号、ＮＴＳＣ倍
速垂直拡大信号、ＨＤ水平帰線拡大信号はそれぞれ 2200 = 2*2*2*5*5*11 1716 = 2*2*2*5*43 2280 = 2*2*2*3*5*19 となる。このとき、分周比制御部１８は、各フォーマッ
トにおける全水平画素数の最大公約数が４０（2*2*2*
5）となり各分周比Ｎを、当該最大公約数で上記全水平
画素数を割った値以下となるように設定する。
Ｃ分離部２にＮＴＳＣ倍速垂直拡大信号が入力されたと
きには、図４に示した全水平画素数１７１６を増加させ
て１７２０として分周比Ｎを設定する。このとき、分周
比制御部１８は、映像信号の各フォーマットにおける全
水平画素数を素数に分解すると、ＨＤ信号、ＮＴＳＣ倍
速垂直拡大信号、ＨＤ水平帰線拡大信号はそれぞれ 2200 = 2*2*2*5*5*11 1716 = 2*2*2*5*43 2280 = 2*2*2*3*5*19 となる。このとき、分周比制御部１８は、各フォーマッ
トにおける全水平画素数の最大公約数が４０（2*2*2*
5）となり各分周比Ｎを、当該最大公約数で上記全水平
画素数を割った値以下となるように設定する。
【００４３】この結果、分周比制御部１８は、図３
（ｂ）に示すようにＮＴＳＣ倍速垂直拡大信号のドット
クロックを生成するときの分周比Ｎを４３とし、５８．
０５ＭＨｚの周波数を有するドットクロックを生成す
る。また、分周比制御部１８は、図３（ａ）に示すよう
にＨＤ信号のドットクロックを生成するときの分周比Ｎ
を５５（5*11）とし、７４．２５ＭＨｚの周波数を有す
るドットクロックを生成する。更に、分周比制御部１８
は、図３（ｃ）に示すようにＨＤ水平帰線拡大信号のド
ットクロックを生成するときの分周比Ｎを５７（3*19）
と設定し、７６．９５ＭＨｚの周波数を揺するドットク
ロックを生成する。
（ｂ）に示すようにＮＴＳＣ倍速垂直拡大信号のドット
クロックを生成するときの分周比Ｎを４３とし、５８．
０５ＭＨｚの周波数を有するドットクロックを生成す
る。また、分周比制御部１８は、図３（ａ）に示すよう
にＨＤ信号のドットクロックを生成するときの分周比Ｎ
を５５（5*11）とし、７４．２５ＭＨｚの周波数を有す
るドットクロックを生成する。更に、分周比制御部１８
は、図３（ｃ）に示すようにＨＤ水平帰線拡大信号のド
ットクロックを生成するときの分周比Ｎを５７（3*19）
と設定し、７６．９５ＭＨｚの周波数を揺するドットク
ロックを生成する。
【００４４】そして、分周比制御部１８は、Ｙ／Ｃ分離
部２に映像信号が入力されたときには、当該映像信号の
フォーマットを判断するとともに、分周器１７の分周比
を切り換えるような制御信号を生成して、分周器１２，
１６，１７の分周比を制御する。
部２に映像信号が入力されたときには、当該映像信号の
フォーマットを判断するとともに、分周器１７の分周比
を切り換えるような制御信号を生成して、分周器１２，
１６，１７の分周比を制御する。
【００４５】このような分周比制御部１８により分周器
１７の分周比Ｎが制御されるクロック生成回路１０は、
図３に示すように、分周器１２の分周比Ｍを１／１６と
することで水晶発振器１１からの２１．６Ｍｈｚの基準
信号を１．３５ＭＨｚの周波数を有する基準信号として
位相比較器１３に入力する。また、クロック生成回路１
０は、各フォーマットに応じて分周比制御部１８からの
制御信号に応じて分周器１７の分周比Ｎが図３（ａ）〜
図３（ｃ）に示すように変化されてドットクロックを生
成する。
１７の分周比Ｎが制御されるクロック生成回路１０は、
図３に示すように、分周器１２の分周比Ｍを１／１６と
することで水晶発振器１１からの２１．６Ｍｈｚの基準
信号を１．３５ＭＨｚの周波数を有する基準信号として
位相比較器１３に入力する。また、クロック生成回路１
０は、各フォーマットに応じて分周比制御部１８からの
制御信号に応じて分周器１７の分周比Ｎが図３（ａ）〜
図３（ｃ）に示すように変化されてドットクロックを生
成する。
【００４６】更に、クロック生成回路１０は、垂直ライ
ン数を変化させて分周比制御部１８により分周比Ｌが設
定されることで、各フォーマットに応じて分周器１６の
分周比Ｌがそれぞれ２２００、１７２０、２２８０と変
化されて３３．７５ｋＨｚの水平偏向周波数を示す信号
を生成する。
ン数を変化させて分周比制御部１８により分周比Ｌが設
定されることで、各フォーマットに応じて分周器１６の
分周比Ｌがそれぞれ２２００、１７２０、２２８０と変
化されて３３．７５ｋＨｚの水平偏向周波数を示す信号
を生成する。
【００４７】この結果、ＮＴＳＣ倍速垂直拡大信号にお
いては本来表示するドットクロック５７．９１５ＭＨｚ
よりも大きな５８．０５ＭＨｚのドットクロックで表示
することから、上記偏向／ＣＲＴ部６で表示する水平方
向の画素数は、本来のドットクロックで表示する画素数
より多くの画素を表示することになる。
いては本来表示するドットクロック５７．９１５ＭＨｚ
よりも大きな５８．０５ＭＨｚのドットクロックで表示
することから、上記偏向／ＣＲＴ部６で表示する水平方
向の画素数は、本来のドットクロックで表示する画素数
より多くの画素を表示することになる。
【００４８】したがって、このクロック生成回路１０に
よれば、ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号、ＨＤ水
平帰線拡大信号等のフォーマットの異なる映像信号が入
力されたとき、全水平画素数を調整して、各フォーマッ
トにおける画素の最大公約数を算出して分周比Ｎを設定
する。従って、このクロック生成回路１０によれば、分
周比Ｎを小さくすることができ、結果的にドットクロッ
クのジッタを小さくすることができる。
よれば、ＮＴＳＣ倍速垂直拡大信号、ＨＤ信号、ＨＤ水
平帰線拡大信号等のフォーマットの異なる映像信号が入
力されたとき、全水平画素数を調整して、各フォーマッ
トにおける画素の最大公約数を算出して分周比Ｎを設定
する。従って、このクロック生成回路１０によれば、分
周比Ｎを小さくすることができ、結果的にドットクロッ
クのジッタを小さくすることができる。
【００４９】更に、このクロック生成回路１０によれ
ば、表示するときの全水平画素数を調整するように分周
比を設定するので、分周比を小さく設定することができ
るとともに位相比較器１３に入力する基準信号を１．３
５ＭＨｚと高く設定することができる。
ば、表示するときの全水平画素数を調整するように分周
比を設定するので、分周比を小さく設定することができ
るとともに位相比較器１３に入力する基準信号を１．３
５ＭＨｚと高く設定することができる。
【００５０】更にまた、このクロック生成回路１０によ
れば、異なるフォーマットの映像信号であっても、共通
の水晶発振器１１を用いてドットクロックを生成するこ
とができる。
れば、異なるフォーマットの映像信号であっても、共通
の水晶発振器１１を用いてドットクロックを生成するこ
とができる。
【００５１】なお、上述したクロック生成回路１０の分
周比制御部１８で分周比Ｎを設定するとき、ＮＴＳＣ倍
速垂直拡大信号が示す全水平画素数を４だけ増加させた
が、偏向系の精度から考えると全く問題のないレベルで
あることは勿論である。
周比制御部１８で分周比Ｎを設定するとき、ＮＴＳＣ倍
速垂直拡大信号が示す全水平画素数を４だけ増加させた
が、偏向系の精度から考えると全く問題のないレベルで
あることは勿論である。
【００５２】また、分周比制御部１８は、水平走査周波
数の信号を生成する分周器１６を生成するときにおいて
も、上述の全水平画素数を変化させた場合と同様に、垂
直ライン数を変化させて適当な分周比Ｌを選択しても良
い。
数の信号を生成する分周器１６を生成するときにおいて
も、上述の全水平画素数を変化させた場合と同様に、垂
直ライン数を変化させて適当な分周比Ｌを選択しても良
い。
【００５３】なお、上述の画像表示装置１の説明におい
ては、ＨＤ信号、ＮＴＳＣ倍速垂直拡大信号、ＨＤ水平
帰線拡大信号がＹ／Ｃ分離部２に入力され、当該複数の
画像フォーマットの映像信号を表示するときのドットク
ロックを生成する一例について説明したが、他の画像フ
ォーマットであっても、分周比Ｎを小さくするように全
水平画素数を変化させて設定してドットクロックを生成
することができる。
ては、ＨＤ信号、ＮＴＳＣ倍速垂直拡大信号、ＨＤ水平
帰線拡大信号がＹ／Ｃ分離部２に入力され、当該複数の
画像フォーマットの映像信号を表示するときのドットク
ロックを生成する一例について説明したが、他の画像フ
ォーマットであっても、分周比Ｎを小さくするように全
水平画素数を変化させて設定してドットクロックを生成
することができる。
【００５４】
【発明の効果】以上詳細に説明したように、本発明に係
るクロック生成回路は、入力された映像信号が示す画像
の水平方向の画素数を変化させてドットクロックを演算
し、当該ドットクロックに応じて上記分周手段で分周す
るときの分周比を設定し、上記分周手段における分周比
を制御する分周比制御手段を備えるので、映像信号が示
す画像の水平方向の画素数を変化させて分周比を設定し
てドットクロックを生成することができ、例えば異なる
種類のフォーマットの映像信号に応じてドットクロック
を生成するときの分周比を低くするように設定すること
ができ、生成するドットクロックのジッタを低減するこ
とができる。また、このクロック生成回路によれば、各
フォーマットの映像信号についてのドットクロックを生
成する場合であっても共通の発信源を用いることがで
き、製造コストが高くなるようなことがない。
るクロック生成回路は、入力された映像信号が示す画像
の水平方向の画素数を変化させてドットクロックを演算
し、当該ドットクロックに応じて上記分周手段で分周す
るときの分周比を設定し、上記分周手段における分周比
を制御する分周比制御手段を備えるので、映像信号が示
す画像の水平方向の画素数を変化させて分周比を設定し
てドットクロックを生成することができ、例えば異なる
種類のフォーマットの映像信号に応じてドットクロック
を生成するときの分周比を低くするように設定すること
ができ、生成するドットクロックのジッタを低減するこ
とができる。また、このクロック生成回路によれば、各
フォーマットの映像信号についてのドットクロックを生
成する場合であっても共通の発信源を用いることがで
き、製造コストが高くなるようなことがない。
【００５５】また、本発明に係る画像表示装置及び方法
は、水平走査周波数が同一で水平画素数が異なる２以上
の映像信号が示す水平方向の画素数を変化させて設定し
た分周比を用いて生成したドットクロックに従って映像
信号を変換し、変換した映像信号を用いて画像を表示す
るので、例えば異なる種類のフォーマットの映像信号に
応じてドットクロックを生成するときの分周比を低くす
るように設定することができ、生成するドットクロック
のジッタを低減することができる。
は、水平走査周波数が同一で水平画素数が異なる２以上
の映像信号が示す水平方向の画素数を変化させて設定し
た分周比を用いて生成したドットクロックに従って映像
信号を変換し、変換した映像信号を用いて画像を表示す
るので、例えば異なる種類のフォーマットの映像信号に
応じてドットクロックを生成するときの分周比を低くす
るように設定することができ、生成するドットクロック
のジッタを低減することができる。
【図１】本発明を適用した画像表示装置を示すブロック
図である。
図である。
【図２】本発明を適用した画像表示装置に備えられるク
ロック生成回路を示すブロック図である。
ロック生成回路を示すブロック図である。
【図３】分周比制御部により分周比が切換制御されたク
ロック生成回路について説明するための図であり、
（ａ）がＨＤ信号についてのドットクロックを生成する
ときのクロック生成回路であり、（ｂ）がＮＴＳＣ倍速
垂直拡大信号についてのドットクロックを生成するとき
のクロック生成回路であり、（ｃ）がＨＤ水平帰線拡大
信号についてのドットクロックを生成するときのクロッ
ク生成回路である。
ロック生成回路について説明するための図であり、
（ａ）がＨＤ信号についてのドットクロックを生成する
ときのクロック生成回路であり、（ｂ）がＮＴＳＣ倍速
垂直拡大信号についてのドットクロックを生成するとき
のクロック生成回路であり、（ｃ）がＨＤ水平帰線拡大
信号についてのドットクロックを生成するときのクロッ
ク生成回路である。
【図４】ＨＤ信号について説明するための図である。
【図５】ＮＴＳＣ倍速信号について説明するための図で
ある。
ある。
【図６】ＮＴＳＣ倍速垂直拡大信号について説明するた
めの図である。
めの図である。
【図７】ＨＤ水平帰線拡大信号について説明するための
図である。
図である。
【図８】従来におけるクロック生成回路について説明す
るための図であり、（ａ）がＨＤ信号についてのドット
クロックを生成するときのクロック生成回路であり、
（ｂ）がＮＴＳＣ倍速垂直拡大信号についてのドットク
ロックを生成するときのクロック生成回路であり、
（ｃ）がＨＤ水平帰線拡大信号についてのドットクロッ
クを生成するときのクロック生成回路である。
るための図であり、（ａ）がＨＤ信号についてのドット
クロックを生成するときのクロック生成回路であり、
（ｂ）がＮＴＳＣ倍速垂直拡大信号についてのドットク
ロックを生成するときのクロック生成回路であり、
（ｃ）がＨＤ水平帰線拡大信号についてのドットクロッ
クを生成するときのクロック生成回路である。
【図９】従来における他のクロック生成回路について説
明するための図であり、（ａ）がＨＤ信号についてのド
ットクロックを生成するときのクロック生成回路であ
り、（ｂ）がＮＴＳＣ倍速垂直拡大信号についてのドッ
トクロックを生成するときのクロック生成回路であり、
（ｃ）がＨＤ水平帰線拡大信号についてのドットクロッ
クを生成するときのクロック生成回路である。
明するための図であり、（ａ）がＨＤ信号についてのド
ットクロックを生成するときのクロック生成回路であ
り、（ｂ）がＮＴＳＣ倍速垂直拡大信号についてのドッ
トクロックを生成するときのクロック生成回路であり、
（ｃ）がＨＤ水平帰線拡大信号についてのドットクロッ
クを生成するときのクロック生成回路である。
【図１０】従来における更に他のクロック生成回路につ
いて説明するための図であり、（ａ）がＨＤ信号につい
てのドットクロックを生成するときのクロック生成回路
であり、（ｂ）がＮＴＳＣ倍速垂直拡大信号についての
ドットクロックを生成するときのクロック生成回路であ
り、（ｃ）がＨＤ水平帰線拡大信号についてのドットク
ロックを生成するときのクロック生成回路である。
いて説明するための図であり、（ａ）がＨＤ信号につい
てのドットクロックを生成するときのクロック生成回路
であり、（ｂ）がＮＴＳＣ倍速垂直拡大信号についての
ドットクロックを生成するときのクロック生成回路であ
り、（ｃ）がＨＤ水平帰線拡大信号についてのドットク
ロックを生成するときのクロック生成回路である。
１ 画像表示装置、５ フォーマット変換部、１１ 水
晶発振器、１３ 位相比較器、１５ ＶＣＯ、１２，１
６，１７ 分周器
晶発振器、１３ 位相比較器、１５ ＶＣＯ、１２，１
６，１７ 分周器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｌ 7/06 Ｈ０４Ｎ 5/06 Ｚ ５Ｊ１０６ 7/08 5/66 Ｂ Ｈ０４Ｎ 5/06 3/22 Ａ 5/66 Ｈ０３Ｌ 7/06 Ａ // Ｈ０４Ｎ 3/22 7/08 Ｎ Ｆターム(参考） 5C020 AA04 AA05 AA35 CA11 CA13 CA15 5C025 AA30 BA02 BA20 CA08 5C058 BA04 BA25 BB08 BB10 BB25 5C068 AA11 BA04 BA27 HA03 HB06 LA05 5C082 AA02 AA39 BA34 BA41 BB03 BC03 BC16 BD01 CA81 CA84 CB01 DA76 MM06 5J106 AA04 BB04 CC02 CC15 CC21 CC38 CC53 DD23 GG09 HH01 JJ07 KK25
Claims (6)
- 【請求項１】 映像信号のフォーマットに応じて異なる
ドットクロック信号を生成するクロック生成回路におい
て、 基準信号を生成する基準信号生成手段と、 ドットクロック信号を生成する電圧制御発振手段と、 上記電圧制御発振手段からのドットクロック信号を分周
する分周手段と、 上記基準信号生成手段からの基準信号と上記分周手段か
らの信号との位相差を検出して、上記電圧制御発振手段
で生成するドットクロック信号の周波数を制御する制御
電圧を生成する位相比較手段と、 上記分周手段における分周比を、一のフォーマットの映
像信号の水平方向における全画素数と他のフォーマット
の映像信号の水平方向における全画素数との最大公約数
で割った値以下とするように設定する分周比設定手段
と、 上記分周比設定手段で設定された分周比を、上記映像信
号のフォーマットに応じて切換制御する分周比切換手段
とを備えることを特徴とするクロック生成回路。 - 【請求項２】 フォーマットが異なる２以上の映像信号
を入力する入力手段と、 上記入力手段に入力された一のフォーマットの映像信号
の水平方向における全画素数と他のフォーマットの映像
信号の水平方向における全画素数との最大公約数で割っ
た値以下とするように設定された分周比を用いて生成し
たドットクロック信号に従って映像信号を変換する変換
手段と、 上記変換手段からの映像信号を用い上記ドットクロック
信号に従って画像を表示する表示手段とを備えることを
特徴とする画像表示装置。 - 【請求項３】 上記変換手段は、 基準信号を生成する基準信号生成手段と、ドットクロッ
ク信号を生成する電圧制御発振手段と、上記電圧制御発
振手段からのドットクロック信号を分周する分周手段
と、上記基準信号生成手段からの基準信号と上記分周手
段からの信号との位相差を検出して、上記電圧制御発振
手段で生成するドットクロック信号の周波数を制御する
制御電圧を生成する位相比較手段と、上記分周手段にお
ける分周比を、一のフォーマットの映像信号の水平方向
における全画素数と他のフォーマットの映像信号の水平
方向における全画素数との最大公約数で割った値以下と
するように設定する分周比設定手段と、上記分周比設定
手段で設定された分周比を、上記映像信号のフォーマッ
トに応じて切換制御する分周比切換手段とを有するクロ
ック生成回路を備えることを特徴とする請求項２記載の
画像表示装置。 - 【請求項４】 上記入力手段に入力された２以上の映像
信号が示す各垂直ライン数を比較し、１又は２以上の映
像信号が示す垂直ライン数を調整して水平走査周波数を
制御する手段を備えることを特徴とする請求項２記載の
画像表示装置。 - 【請求項５】 一のフォーマットの映像信号の水平方向
における全画素数と他のフォーマットの映像信号の水平
方向における全画素数との最大公約数で割った値以下と
するように設定された分周比を用いて生成したドットク
ロック信号に従って映像信号を変換し、 変換した映像信号を用い上記ドットクロック信号に従っ
て画像を表示することを特徴とする画像表示方法。 - 【請求項６】 ２以上の映像信号が示す各垂直ライン数
を比較し、１又は２以上の映像信号が示す垂直ライン数
を調整して水平走査周波数を制御することを特徴とする
請求項５記載の画像表示方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10323757A JP2000152121A (ja) | 1998-11-13 | 1998-11-13 | クロック生成回路、画像表示装置及び方法 |
| EP99308921A EP1001616A3 (en) | 1998-11-13 | 1999-11-09 | Clock generator, and image displaying apparatus and method |
| US09/439,592 US6515708B1 (en) | 1998-11-13 | 1999-11-12 | Clock generator, and image displaying apparatus and method |
| KR1019990050142A KR100662219B1 (ko) | 1998-11-13 | 1999-11-12 | 클록 생성 회로, 화상 표시 장치 및 방법 |
| AU59409/99A AU5940999A (en) | 1998-11-13 | 1999-11-12 | Clock generator, and image displaying apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10323757A JP2000152121A (ja) | 1998-11-13 | 1998-11-13 | クロック生成回路、画像表示装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152121A true JP2000152121A (ja) | 2000-05-30 |
Family
ID=18158298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10323757A Withdrawn JP2000152121A (ja) | 1998-11-13 | 1998-11-13 | クロック生成回路、画像表示装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6515708B1 (ja) |
| EP (1) | EP1001616A3 (ja) |
| JP (1) | JP2000152121A (ja) |
| KR (1) | KR100662219B1 (ja) |
| AU (1) | AU5940999A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108289A (ja) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | ドットクロック再生回路 |
| KR100790984B1 (ko) | 2006-03-03 | 2008-01-02 | 삼성전자주식회사 | Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 |
| WO2013150698A1 (ja) * | 2012-04-03 | 2013-10-10 | パナソニック株式会社 | 映像信号送信装置及び受信装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094823A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | マルチスキャン対応水平同期信号生成システム |
| US7032121B2 (en) * | 2002-01-10 | 2006-04-18 | Hatteras Networks | System for deriving desired output frequency by successively dividing clock signal frequency by ratios obtained by dividing clock signal frequency by common divisor and specific integer |
| KR100907100B1 (ko) * | 2003-03-29 | 2009-07-09 | 엘아이지넥스원 주식회사 | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 |
| KR100502932B1 (ko) * | 2003-08-01 | 2005-07-21 | 삼성에스디아이 주식회사 | 주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이패널의 구동 장치 |
| JP4572144B2 (ja) * | 2005-07-06 | 2010-10-27 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
| US8554815B1 (en) * | 2006-11-09 | 2013-10-08 | Applied Micro Circuits Corporation | Frequency generation using a single reference clock and a primitive ratio of integers |
| JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
| JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
| WO2009072015A2 (en) * | 2007-12-05 | 2009-06-11 | Arcelik Anonim Sirketi | A receiver and a control method |
| WO2012100946A2 (en) | 2011-01-27 | 2012-08-02 | Deutsche Telekom Ag | Method for the use of a gsm/umts mobile communication network by a user equipment attached to a core network of an evolved packet system (eps) mobile communication network |
| US10595075B2 (en) * | 2017-08-04 | 2020-03-17 | Disney Enterprises, Inc. | Automatic timing of production devices in an internet protocol environment |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559092A (en) * | 1968-09-09 | 1971-01-26 | Tektronix Inc | Frequency dividing system |
| JPH05207326A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 水平圧縮ｐｌｌ回路 |
| JP3307750B2 (ja) * | 1993-12-28 | 2002-07-24 | キヤノン株式会社 | 表示制御装置 |
| JPH07210670A (ja) * | 1994-01-21 | 1995-08-11 | Fuji Xerox Co Ltd | 画像処理装置 |
| JPH08154183A (ja) * | 1994-11-28 | 1996-06-11 | Sanyo Electric Co Ltd | 映像縮小方法 |
| KR0172486B1 (ko) * | 1995-01-16 | 1999-03-20 | 김광호 | 샘플링율 변환방법 및 그 장치 |
| US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
| KR100194922B1 (ko) * | 1996-04-29 | 1999-06-15 | 윤종용 | 화면비 변환장치 |
| JP4022935B2 (ja) * | 1997-01-21 | 2007-12-19 | ソニー株式会社 | 画像処理装置および処理方法 |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| KR100238673B1 (ko) * | 1997-05-30 | 2000-01-15 | 윤종용 | 고선명 텔레비젼 수상기의 모니터 출력장치 |
| US5977836A (en) * | 1997-06-16 | 1999-11-02 | Ati International Srl | Method and apparatus for controlling an output frequency of a phase locked loop |
| JP3638762B2 (ja) * | 1997-09-03 | 2005-04-13 | 株式会社ルネサステクノロジ | 同期信号生成装置およびそれを用いたフィールド判定装置 |
| US6069666A (en) * | 1998-03-13 | 2000-05-30 | Sarnoff Corporation | Broadcast studio synchronization distribution system and method |
-
1998
- 1998-11-13 JP JP10323757A patent/JP2000152121A/ja not_active Withdrawn
-
1999
- 1999-11-09 EP EP99308921A patent/EP1001616A3/en not_active Withdrawn
- 1999-11-12 AU AU59409/99A patent/AU5940999A/en not_active Abandoned
- 1999-11-12 US US09/439,592 patent/US6515708B1/en not_active Expired - Fee Related
- 1999-11-12 KR KR1019990050142A patent/KR100662219B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108289A (ja) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | ドットクロック再生回路 |
| KR100790984B1 (ko) | 2006-03-03 | 2008-01-02 | 삼성전자주식회사 | Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 |
| WO2013150698A1 (ja) * | 2012-04-03 | 2013-10-10 | パナソニック株式会社 | 映像信号送信装置及び受信装置 |
| JPWO2013150698A1 (ja) * | 2012-04-03 | 2015-12-17 | パナソニックＩｐマネジメント株式会社 | 映像信号送信装置及び受信装置 |
| US9288418B2 (en) | 2012-04-03 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| US6515708B1 (en) | 2003-02-04 |
| KR100662219B1 (ko) | 2007-01-02 |
| AU5940999A (en) | 2000-05-18 |
| EP1001616A2 (en) | 2000-05-17 |
| EP1001616A3 (en) | 2002-07-10 |
| KR20000035436A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000152121A (ja) | クロック生成回路、画像表示装置及び方法 | |
| WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
| US6107984A (en) | Processor of video signal and display unit using the same | |
| US7626601B2 (en) | Video signal processing apparatus and video signal processing method | |
| KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
| JPH11355695A (ja) | 映像信号処理装置 | |
| JP2914140B2 (ja) | テレビジョン受像装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JP3473004B2 (ja) | Ｐｌｌ回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| US6522364B1 (en) | Clock frequency generator | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| EP0773671A2 (en) | Video display apparatus and method for synchronising a clock signal with the horizontal frequency of an input signal | |
| JP3520544B2 (ja) | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 | |
| JPH0321918B2 (ja) | ||
| JPH08140019A (ja) | 画像表示装置 | |
| JPH05207395A (ja) | 映像表示装置 | |
| JPH06232741A (ja) | Ｐｌｌ回路 | |
| JPH05103260A (ja) | 映像信号合成装置 | |
| JP2003330427A (ja) | 走査線変換装置 | |
| JPH06292147A (ja) | 映像信号処理回路 | |
| JPH04288783A (ja) | 映像装置のクロック発生回路 | |
| JPH089420A (ja) | カラー映像信号生成方法及びカラー映像信号生成装置 | |
| JPH0998354A (ja) | デジタルテレビジョン信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |